Jump to content

    
Sign in to follow this  
Alechin

Хотелось бы пообщаться с разработчиками микропотребляющих аналоговых БИС.....

Recommended Posts

Есть задача сделать аналоговую БИС (сделать новый вариант существующей). В состав должны входить:

- источник опорного напряжения "средней" точности

- несколько детекторов сигнала диапазона 0.1 - 30 мВольт (раньше было сделано на классических усилителях и компараторе, но так как коэффициент усиления требовался большой, резисторы были снаружи (номинал 30 - 50 МОм), в последнем варианте усилители с переменным коэффициентом усиления на переключаемых конденсаторах)

- цепи формирования регулируемого с заданным шагом отрицательного напряжения (максимальное формируемое напряжение 3*Uпит) - сейчас конденсаторный - конденсаторы разумеется снаружи

- АЦП для сигнала уровня 0.1 - 30 мВольт (разумеется с предварительным усилением).

Вообще АЦП желательно на несколько каналов (с УВХ) - всего ожидается 4 канала.

- разное (несложные вспомогательные функции).

Главное - потребление. Существующий сейчас вариант (процентов 60 от описанного) потребляет 6 мкА.

Не хотелось бы сильно увеличивать эту цифру.

 

Проблема в том, что выполняемые сейчас разработки (модернизация) занимают не менее 1-1.5 года, плюс задержки на изготовление опытных образцов (Ангстрем) - еще пол года (в лучшем случае). Плюс меньше трех итераций еще ни разу не было (по большей части по вине разработчиков топологии).

 

Хотелось бы уйти от такой практики - такие задержки сводят на нет всю модернизацию.

Поэтому хотелось бы пообщаться с людьми, имеющими опыт такой работы для выяснения возможности улучшить данную ситуацию.

 

Спасибо.

Share this post


Link to post
Share on other sites

А зачем вам такой редизайн? Есть же, вы пишите, существующий чип.

 

Просто наблюдаю некое новое веяние в России - редизайны с целью снижения стоимости БИС, уже серийно выпускаемых в Китае. Причем, люди пытаются экономить процентов 5 от 20 центов. ИМХО, такие задачи по силам только весьма продвинутым предприятиям и разработчикам. Чего пока еще у нас не наблюдается. Поэтому, представляется тратой времени и сил.

 

Обозначу еще одну современную тенденцию - заблуждение.

Заказчики так круты, что полагают, что наши-то разработчики такие продвинутые, что должны все разрабатывать за мизерный срок, деньги и за одну итерацию..... Согласен, так иногда получается. Но, как правило - любая разработка проходит эволюционный путь. У Analog Devices потому хорошие оперюки, что они их уже 40 лет "клепают". Выстроена полноценная система, школа и отлажены самые лучшие техпроцессы. Полагать их "обставить" - наивность полная.

 

Ну это я так, к слову.

Share this post


Link to post
Share on other sites
А зачем вам такой редизайн? Есть же, вы пишите, существующий чип.

Ну жизнь же не стоит на месте - надо развиваться. Последний чип (применяемый сейчас) разработан несколько лет назад и уже устарел (функционально не позволяет делать то, что уже давно делают конкуренты). Новый чип после двух лет разработки вышел откровенно кривым. Сейчас пошла уже третья итерация (раньше следующего года релиз не появится), и нет гарантии что она (итерация) будет последней. Т.е. даже появившись в следующем году новый чип уже будет устаревшим (конкуренты вышли с аналогичным изделием уже в этом году, и если бы не огрехи разработки/изготовления - мы бы их опередили, а так мы уже отстали :(

 

Просто наблюдаю некое новое веяние в России - редизайны с целью снижения стоимости БИС, уже серийно выпускаемых в Китае.

Нет, БИС сугубо заказная, разрабатывалась изначально у нас (наших соисполнителей) много лет назад (вернее была содрана много лет назад) и постепенно развивалась. Но теперь возможность ждать 3 года (а меньше срока еще не было ни разу) с момента согласования ТЗ отсутствует. Время не то.

 

Заказчики так круты, что полагают, что наши-то разработчики такие продвинутые, что должны все разрабатывать за мизерный срок, деньги и за одну итерацию.....

Да нет - судя по нашим разработчикам (которые нам разрабатывают топологию) - они совсем не круты, и могут лишь развивать содранные когда-то решения. А все, что добавляют сами - еще ни разу не получалось с первого раза. Да и производитель часто подкачивает (получить от Ангстрема пластины меньше чем за 7 месяцев не получась, хотя всегда обещают 4-5). Потом еще месяц на корпусирование и проверку уходит, что то-же не сахар (импортные фабрики обещают максимум 2 месяца с выходом годных от 80% против 40% Ангстрема при не намного большей цене). Но наши разработчики начинают плакать, что буржуи используют не тот тип подложки и кармана и т.п.

 

Вот и хотел бы выяснить, насколько реально ускорить, или смириться с данным положением и искать другие пути решения (например микроконтроллеры, но первая проба на MSP430 показала в два раза большее потребление, относительно БИС, и раза в три большую площадь, занимаемую схемой, что то-же критично).

Share this post


Link to post
Share on other sites
А зачем вам такой редизайн? Есть же, вы пишите, существующий чип.

 

Просто наблюдаю некое новое веяние в России - редизайны с целью снижения стоимости БИС, уже серийно выпускаемых в Китае. Причем, люди пытаются экономить процентов 5 от 20 центов. ИМХО, такие задачи по силам только весьма продвинутым предприятиям и разработчикам. Чего пока еще у нас не наблюдается. Поэтому, представляется тратой времени и сил.

 

Обозначу еще одну современную тенденцию - заблуждение.

Заказчики так круты, что полагают, что наши-то разработчики такие продвинутые, что должны все разрабатывать за мизерный срок, деньги и за одну итерацию..... Согласен, так иногда получается. Но, как правило - любая разработка проходит эволюционный путь. У Analog Devices потому хорошие оперюки, что они их уже 40 лет "клепают". Выстроена полноценная система, школа и отлажены самые лучшие техпроцессы. Полагать их "обставить" - наивность полная.

 

Ну это я так, к слову.

Не. Тут скорее всего речь о "военном" кристалле идет.

 

 

Проблема в том, что выполняемые сейчас разработки (модернизация) занимают не менее 1-1.5 года, плюс задержки на изготовление опытных образцов (Ангстрем) - еще пол года (в лучшем случае). Плюс меньше трех итераций еще ни разу не было (по большей части по вине разработчиков топологии).

 

Хотелось бы уйти от такой практики - такие задержки сводят на нет всю модернизацию.

Поэтому хотелось бы пообщаться с людьми, имеющими опыт такой работы для выяснения возможности улучшить данную ситуацию.

Спасибо.

Если пользоваться зарубежными сервисами (XFAB, например), то изготовление 2-3 месяца.

Ошибки по вине разработчиков топологии - довольно странно. При современных CAD-ах они практически исключены. Скорее в схемотехнике что-то не так сделано. Впрочем, при наличии хорошего DesignKit-а от фабрики и грамотных инженерах получить аналоговый кристалл со "со средними" характеристикам с 1-ой итерации вполне реально. Но все равно 1-2 года (правда, включая итерации).

Edited by vladv

Share this post


Link to post
Share on other sites
Ошибки по вине разработчиков топологии - довольно странно.

 

Топология нормально не проверяется, отсуствуют правила проверки DRC и LVS на используюмую технологию. Я буду очень рад если я не прав, но ранее даже технофайл было затруднительно получить, не говоря уж про остальное.

Share this post


Link to post
Share on other sites
Если пользоваться зарубежными сервисами (XFAB, например), то изготовление 2-3 месяца.

Да мы в курсе, провели анализ фабрик со сроками и ценами. Цены примерно в два раза выше, но и выход годных в два раза выше. Но зато сроки короче. Так что смысл перехода на них есть.

Но наши разработчики топологии заявляют, что их технологии не подходят для нашего кристалла - я уже писал - у них практически везде другой тип подложки и кармана и при этих типах, мол, невозможно обеспечить заданные характеристики (в основном ток потребления).

 

Ошибки по вине разработчиков топологии - довольно странно. При современных CAD-ах они практически исключены. Скорее в схемотехнике что-то не так сделано. Впрочем, при наличии хорошего DesignKit-а от фабрики и грамотных инженерах получить аналоговый кристалл со "со средними" характеристикам с 1-ой итерации вполне реально.

Ну тут не совсем (не только) в топологии. Там и в схеме чего-то не учли (заменив изначально содранный блок своим "улучшенным"), и потом оказалось что конденсаторы получились не с теми характеристиками и т.п.

Но все равно 1-2 года (правда, включая итерации).

Т.е. пролучается, что при нынешних экономических условиях (time-to-market) перспектив у изделия на базе заказного кристалла нет :(

Share this post


Link to post
Share on other sites

Ну не все так безнадежно....

За большой проект сейчас не возьмемся - загрузка большая, а если есть что-то относительно "мелкое" - пишите мне в ПМ, посмотрим. Опыт малопотребляющего и стойкого по 1мкм есть. Правда, выпекали на Микроне (тоже не быстро) , хотя это не принципиально.

 

Насчет "других" подложек - это, похоже какая-то откарячка. Подложки везде одинаковые. Даже в Антарктиде и на Марсе. Другое дело - есть ли DK на технологию. Разрабатывать собственный DK под "чужой" техпроцесс - весьма опасное занятие, которое под силу только очень сведущим товарищам....

Да и не понятно как такое возьмут в шатл - ведь при передаче нужно предоставлять отчет по DRC фабрики.

Share this post


Link to post
Share on other sites
Насчет "других" подложек - это, похоже какая-то откарячка. Подложки везде одинаковые. Даже в Антарктиде и на Марсе.

Почему же одинаковые? Вполне могли использоваться подложки N-типа.

Много вы знаете фабрик с такими подложками?

 

Другое дело - есть ли DK на технологию. Разрабатывать собственный DK под "чужой" техпроцесс - весьма опасное занятие, которое под силу только очень сведущим товарищам....

Да и не понятно как такое возьмут в шатл - ведь при передаче нужно предоставлять отчет по DRC фабрики.

Не на всех фабриках требуется проверять их DRC. Да и зачастую качество этих правил настолько ужасное, что

проще самому написать, чем ловить тысячи ложных ошибок

Share this post


Link to post
Share on other sites
Ну не все так безнадежно....

За большой проект сейчас не возьмемся - загрузка большая, а если есть что-то относительно "мелкое" - пишите мне в ПМ, посмотрим. Опыт малопотребляющего и стойкого по 1мкм есть.

Набросаю примерное (пока для затравки), отпишу.

 

Насчет "других" подложек - это, похоже какая-то откарячка. Подложки везде одинаковые.

Да нет - нашим требуются подложки N с карманами P. С такими делают только на Ангстреме и фабрике Dalsa. Но мне все равно, какая подложка карман. Если на другом типе можно получать заявленные параметры - почему нет? Просто наши разработчике уверяют, что получить заявленное потребление можно только на данном типе (либо они умеют это сделать только на заданном типе).

Плюс нужны полевики с Vbb 20 Вольт, линейные PIP конденсаторы 1.0-1.5 fF/мкм^2 (Dalsa делает их с удельной емкостью в два раза хуже Ангстрема).

Share this post


Link to post
Share on other sites

У меня есть опыт разработки аналоговых (и отчасти смешанных) чипов для физического эксперимента.

Time-to-market сильно зависит от сложности чипа!

Статистически например для экспериментов в ЦЕРНе (Швейцария) тратилось от 1 до 30 итераций (прототипов). Максимум приходится примерно на 4-5 редизайнов. Это данные последних 5-7 лет. (У меня где-то был соответствующий обзор).

 

Сейчас при работе с западными фабриками удается на итерацию закладывать с пол-года. Из них 2-3 месяца на проектирование и топологию и 3-4 месяца на изготовление, корпусирование и лаб. тесты.

 

Но, конечно, время на отдельную итерацию чипа сильно зависит от сложности чипа!

Share this post


Link to post
Share on other sites
и 3-4 месяца на изготовление, корпусирование и лаб. тесты.

 

Что-то крутовато взяли. У китайцев сейчас шаттлы по два раза в месяц пускают. 2-3 месяца тестить что ли? Это должна быть какая-то СССССБИС.

Share this post


Link to post
Share on other sites

А вы можете вместо накачки отрицательного напряжения в применении использовать накачку положительного?

Если да, то ваши разрабочики могут перейти на Р-подложку

Share this post


Link to post
Share on other sites
А вы можете вместо накачки отрицательного напряжения в применении использовать накачку положительного?

Если да, то ваши разрабочики могут перейти на Р-подложку

Нет - задача в формировании отрицательных относительно минуса источника питания импульсов.

Share this post


Link to post
Share on other sites
Что-то крутовато взяли. У китайцев сейчас шаттлы по два раза в месяц пускают. 2-3 месяца тестить что ли? Это должна быть какая-то СССССБИС.

 

Вопросы не посуществу для участников этого обсуждения:

 

Каковы сейчас средние сроки на таможню?

(А ведь раньше можно было и на полгода задержаться.)

 

Какой сейчас работает маршрут прохождения?

(Eсть посредник - то сколько он берёт и т.п ...)

Share this post


Link to post
Share on other sites

Я не совсем понял комментария. Я о 2-3 месяцах вообще не писал.

Более того те, кто знают, что такое тестирование -- не напишут, что 2-3 месяца длинный срок.

 

Хотел бы уточнить, что в нашем случае важно в целом сократить цикл проектирования, изготовления (жестко задано тех процессом) и лаб. тестов до разумного минимума и с разумной степенью параллелизма работ! Однако пока не оценен промежуточный результат платить за новое прототипирование не эффективно.

 

:07:

 

 

Что-то крутовато взяли. У китайцев сейчас шаттлы по два раза в месяц пускают. 2-3 месяца тестить что ли? Это должна быть какая-то СССССБИС.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this