Jump to content
    

Matlab Simulink HDL Coder

Угу, только не синтезируется. :(

Почему не синтезируется ? Блок "Data Type Conversion" всегда синтезировалась.

Share this post


Link to post
Share on other sites

Почему не синтезируется ? Блок "Data Type Conversion" всегда синтезировалась.

Хм. Из матлаба в hdl они, конечно, синтезируются. А вот то, что получается в verilog, quartus синтезировать отказывается.

Или же я чего-то не понимаю и мы говорим о разном?

Share this post


Link to post
Share on other sites

Я предполагаю так: на входе этого блока одна разрядность, на выходе - другая. Не вижу проблем для синтеза этого в САПРе. Я работаю с VHDL - никаких проблем в квартусе. Может вы как-то по-другому используете данный блок ?

Edited by Tue

Share this post


Link to post
Share on other sites

Я предполагаю так: на входе этого блока одна разрядность, на выходе - другая. Не вижу проблем для синтеза этого в САПРе. Я работаю с VHDL - никаких проблем в квартусе. Может вы как-то по-другому используете данный блок ?

Помню, я хотел на этом блоке округление флоата до целого сделать - в железе не синтезировалось. А с разрядностью не пробовал. :)

Share this post


Link to post
Share on other sites

Ух ты!   2008г  ?

Да за это время  инструмент HDL CODER на порядок возмужал!

Тут стало уютней и частенько прибегаю к услугам генерации простеньких архитектур...

И что народ,- не оценил пока?  Не верю!

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...