[Vadim 0]

В свое время я отказался от отмороженного схемного редактора из ISE и очень доволен. Недавно и рисовалка тестбенчей окончательно вывела меня из себя. Уважаемые плисоводы-гуру, нужен совет. Мне кажется, что сигналы можно описывать и на vhdl. А в этой рисовалке более-менее сложный файл создать практически невозможно. Является ли описание входных воздействий в текстовом виде общепринятой практикой или это мои капризы? Если да, то особо интересует вопрос: можно ли входной сигнал поставить в зависимость от выходного? Особо буду благодарен за какой-нибудь пример. :)

[irum4 0]

Никогда не пользовался ни схемным редактором, ни рисовалкой тестбенч из ISE, и не жалею об этом. А на счет зависимости входного сигнала от выходного, так писать надо так же как схему проектировать на VHDL (Verilog), т.е. конечно можно.

[alexf 0]

Эта рисовалка годится для совсем простых случаев. Например счетчик смоделировать. А для всего остального надо писать testbench.

 

На FTP в разделе литературы я видел книжку о том как их писать.

Writing Testbenches_2nd_Edition.pdf

[cdg 2]

Поставьте Active-HDL или ModelSim и пишите тест бенчи ручками, это самое правильное, а примеров там(в пакетах) куча в Active-HDL Language Assistant не плохой имеется

[Vadim 0]

Спасибо всем откликнувимся. Особо радует, что мысль моя развивается в правильном направлении. :)

[Wilde 0]

HDLDESIGNER+MODELSIM