Jump to content

    
Sign in to follow this  
o-henry

вытащить сигнал из вложенного модуля в top

Recommended Posts

Работаю в ISE7.1

Проект на VHDL.

В Top модуле объявлены несколько портов, предназначенных для отладки.

Top состоит из нескольких Entity, которые сами состоят из более мелких модулей.

Есть желание посмотреть осциллографом некоторые из портов entity самого нижнего уровня.

Можно ли такое организовать?

Т.е не дать XST выбросить сигнал при оптимизации и вытащить внутренний сигнал в Top.

Share this post


Link to post
Share on other sites
все равно прейдется вытаскивать сигналы на тот уровень, где подключются модули chipscope

 

ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

Share this post


Link to post
Share on other sites
ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

 

Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

Share this post


Link to post
Share on other sites
Т.е не дать XST выбросить сигнал при оптимизации и вытащить внутренний сигнал в Top.

 

никак..

 

ни при каком раскладе. VHDL топ модуль представляет как абстракцию непосредственно микросхемы.

пины - атрибут жестко асоциированый с этой абстракцией и вне ее контекста не имеют смысла.

 

даже при явном инстале примитива IO в нижнем по иерархии модуле и указании LOC'а на физический пин сигнал все равно нада вытаскивать наверх.

 

о!

:))

 

такое может делать тока симулятор (ALDEC, например, поддерживает), да и то своими, отдельными от стандарта, фичами

Share this post


Link to post
Share on other sites

>>ChipScope и осцилограф - разные вещи. Так что вопрос по прежнему актуальный.

Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

Share this post


Link to post
Share on other sites
Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

 

Можно попробывать скачать с сайта Xilinx вот по этой ссылке:

 

http://www.xilinx.com/xlnx/xil_sw_updates_...&submit.y=8

 

Занимает 43 метра. Даже регистрация на сайте не требуется.

Share this post


Link to post
Share on other sites

ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

 

Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

 

Да, там остался только 8.2. Если нужно, могу снова залить.

Share this post


Link to post
Share on other sites
>>ChipScope и осцилограф - разные вещи. Так что вопрос по прежнему актуальный.

Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

 

То что доктор прописал!!!! :cheers: Огромное спасибо! Давно мучался этой проблемой, оказывается все просто.

Share this post


Link to post
Share on other sites
Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

Спасибо за хороший совет. Но у меня возникла следующая проблема: ISE7.1. Как открыть bit файл FPGA Editor' ом? Вроде открывается только *.ncd... Для ncd проекта добавляю probe, он разводится на выбранный пин, нажимаю bitgen ... и FPGA Editor вылетает... Что бы это могло быть?

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this