[o-henry 0]

Работаю в ISE7.1

Проект на VHDL.

В Top модуле объявлены несколько портов, предназначенных для отладки.

Top состоит из нескольких Entity, которые сами состоят из более мелких модулей.

Есть желание посмотреть осциллографом некоторые из портов entity самого нижнего уровня.

Можно ли такое организовать?

Т.е не дать XST выбросить сигнал при оптимизации и вытащить внутренний сигнал в Top.

[Very_hard 0]

Тянуть наверх отладочные сигналы через интерфейсы всех энтитей иерархии :(

 

... или все же есть варианты?

[Flanker 0]

... или использовать ChipScope Pro

[BoMG 0]

... или использовать ChipScope Pro

все равно прейдется вытаскивать сигналы на тот уровень, где подключются модули chipscope

[makc 192]

все равно прейдется вытаскивать сигналы на тот уровень, где подключются модули chipscope

 

ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

[o-henry 0]

ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

 

Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

[disel 0]

ChipScope и осцилограф - разные вещи. Так что вопрос по прежнему актуальный.

[pyadvychuk 0]

Т.е не дать XST выбросить сигнал при оптимизации и вытащить внутренний сигнал в Top.

 

никак..

 

ни при каком раскладе. VHDL топ модуль представляет как абстракцию непосредственно микросхемы.

пины - атрибут жестко асоциированый с этой абстракцией и вне ее контекста не имеют смысла.

 

даже при явном инстале примитива IO в нижнем по иерархии модуле и указании LOC'а на физический пин сигнал все равно нада вытаскивать наверх.

 

о!

:))

 

такое может делать тока симулятор (ALDEC, например, поддерживает), да и то своими, отдельными от стандарта, фичами

[ilya79 0]

>>ChipScope и осцилограф - разные вещи. Так что вопрос по прежнему актуальный.

Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

[Flanker 0]

Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

 

Можно попробывать скачать с сайта Xilinx вот по этой ссылке:

 

http://www.xilinx.com/xlnx/xil_sw_updates_...&submit.y=8

 

Занимает 43 метра. Даже регистрация на сайте не требуется.

[makc 192]

ChipScope Core Inserter решает эту проблему прозрачно для пользователя. И ничего вручную подключать на верхнем уровне не нужно.

 

Тогда, наверно, это то, что надо.

А где бы взять ChipScope для ISE 7.1?

В местных закромах видел только 8.2 (хотя может и проглядел)

 

Да, там остался только 8.2. Если нужно, могу снова залить.

[Link 0]

С Chipscope сигнал можно посмотреть только с помощью самого Chipscope, чтобы посмотреть анализатором проще сделать как писал ilya79.

[o-henry 0]

Да, там остался только 8.2. Если нужно, могу снова залить.

Залейте, если не трудно.

[disel 0]

>>ChipScope и осцилограф - разные вещи. Так что вопрос по прежнему актуальный.

Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

 

То что доктор прописал!!!! :cheers: Огромное спасибо! Давно мучался этой проблемой, оказывается все просто.

[Very_hard 0]

Открываете bit файл в FPGA Editor, где-то в меню должно быть fpga-probes(точно не помню где)

выбираете нужную цепь(из всех имеющихся в ПЛИС, правда некоторые цепи могли-быть оптимизированы) выбираете любой не занятый пин в проекте, нажимаете autorote, тут же выбираете bitgen и имеете новый bit файл с выведенным сигналом на выбранный пин.

Спасибо за хороший совет. Но у меня возникла следующая проблема: ISE7.1. Как открыть bit файл FPGA Editor' ом? Вроде открывается только *.ncd... Для ncd проекта добавляю probe, он разводится на выбранный пин, нажимаю bitgen ... и FPGA Editor вылетает... Что бы это могло быть?