Jump to content

    
Sign in to follow this  
lexus.mephi

Интересный вопросик по VHDL!

Recommended Posts

Мне нужно реализовать видеопамять, которая должна работать на частоте намного меньшей частоты клока. Позволяет ли VHDL уменьшить эту частоту не добавляя никаких там счетчиков и всяких замедляющих устройств? Можно ли просто написать что-то типа clk=clk/120? =)

Share this post


Link to post
Share on other sites
Мне нужно реализовать видеопамять, которая должна работать на частоте намного меньшей частоты клока. Позволяет ли VHDL уменьшить эту частоту не добавляя никаких там счетчиков и всяких замедляющих устройств? Можно ли просто написать что-то типа clk=clk/120? =)

 

Нет, но можно сделать сигналы разрешения чтения/записи, которые будут появляться раз в 120 тактов частоты синхронизации. Делить и умножать тактовые сигналы без большой на то необходимости бессмысленно - на это уходят ценные блоки DLL/DCM/PLL, которым можно найти применения и получше.

Share this post


Link to post
Share on other sites

Если без

ценные блоки DLL/DCM/PLL
то уйдут ценные ячейки на всякие там счетчики. Другое дело, что все равно появится какой нибудь автомат, с выходов которого можно брать разрешение работы видеопамяти.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this