Материалы по SystemVerilog и верификации

[Moonl1ght 0]

Добрый день, уважаемые коллеги!

Делюсь с вами некоторыми курсами по SystemVerilog и верификации. Подойдет новичкам, да и не только.

1. SystemVerilog и UVM (курс от Mentor Graphics). Ссылка: https://disk.yandex.ru/d/HEqTqOx0MXihvA

2. SVA, Formal and JasperGold Fundamentals for Designers (курс от Cadence Design Systems). Ссылка: https://disk.yandex.ru/d/MWq17mFLE4uOGA

3. SystemVerilog Accelerated Verification with UVM (Engineer Explorer Series) (курс от Cadence Design Systems). Ссылка: https://disk.yandex.ru/d/WLX1fTw3IFKWWQ

Edited April 22 by Moonl1ght

[Losik 0]

спасибо

[lexus.mephi 0]

Курсы просто бомбические. Спасибо ОГРОМНОЕ!
Верификаторов со знанием UVM на рынке труда сейчас немного. С этими курсами можно воспитать новых )) Помимо базовых вещей много инфы из категории advanced.

P.S. А такого курса у Вас нет? - Metric Driven Verification Using Cadence vManager =))

[Moonl1ght 0]

01.05.2022 в 06:55, lexus.mephi сказал:

Курсы просто бомбические. Спасибо ОГРОМНОЕ!
Верификаторов со знанием UVM на рынке труда сейчас немного. С этими курсами можно воспитать новых )) Помимо базовых вещей много инфы из категории advanced.

P.S. А такого курса у Вас нет? - Metric Driven Verification Using Cadence vManager =))

Скачанного самого курса нет, но есть практическая часть (Lab Manual + Lab Database). Ссылочка: https://disk.yandex.ru/d/c60sbi54qEEsSA

Кстати говоря, курс полезный. Могу попробовать выдернуть его с пространства Cadence.

 

Да, на Cadence и Mentor весьма классные и самодостаточные курсы. Причем в идеале, лучше это изучать в совокупности (как по мне): на Менторе подход более академический, а на Каденсе они наседают больше на практику. 

 

 

Edited May 2 by Moonl1ght

[lexus.mephi 0]

On 5/2/2022 at 2:47 PM, Moonl1ght said:

Могу попробовать выдернуть его с пространства Cadence.

Если получится, буду очень признателен.
Самого vManager'a в доступности сейчас нет, поэтому практическую часть полностью посмотреть не смогу.