Jump to content
    

роль и место FPGA System Planner при разработке платы с ПЛИС

Добрый день.
После изучения (по диагонали) хелпа на FSP (FPGA System Planner), буклетов и роликов про данный продукт на данный момент я не понял, каким образом я могу повысить эффективность процесса разработки схемы и платы с ПЛИС. В видеороликах все, конечно, очень красиво. Но вот я беру конкретную задачу и тут же возникает масса вопросов.
Задача. Разработать схему и плату с ПЛИС Stratix 10SX + DDR4
В библиотеке правил интерфейсов FSP память типа DDR4 не значится. Есть максимум DDR3. И что делать? Хорошо, согласно хелпу набор правил для интерфейса DDR4 я вро-де бы смогу разработать исходя из похожего DDR3. Верно?
А вот с ПЛИС Startix 10SX вопрос посложнее. В руковедстве на FSP наткнулся на фразу  о том, что модель для FPGA поставляется фирмой Cadence и пользователь самостоятельно ничего добавить туда не может.
1054619679_FPGASystemPlanner05InterfaceRulesFilev2.thumb.JPG.809eab30c5e1deb7f6105a6bdaaf01b8.JPG

Или это не так?

Еще вопрос: если кто-то РЕАЛЬНО использует FPGA System Planner в соей работе, то просьба хотя бы в двух словах описать методику его использования в общем процессе разработки схемы и платы.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...