[quato_a 3]

Доброго времени суток!

ПЛИС XIlinx 7-series. Нужно принимать lvds видео поток и возможно разное разрешение от 640х480 до 1920х1080, а следовательно, разный входной клок от 25 до 148,5 МГц. Если настрою MMCM на максимальный клок 148,5 МГц, то при входном маленьком клоке корректно не настроится Fvco в нужном диапазоне, например, от 600 до 1440 МГц. Смотрю порт и регистры DRP и не вижу, что есть возможность динамической реконфигурации умножителя CLKFBOUT_MULT_F и делителя CLKOUT_DIVIDE_F. Максимум умножитель CLKOUT0 можно подтюнинговать от 0 до 1 с шагом 0,125. xapp888 стр.6 table 2

Правильно ли я понимаю, что нельзя перенастроить умножитель/делитель?

[gosha 0]

2 hours ago, quato_a said:

Доброго времени суток!

ПЛИС XIlinx 7-series. Нужно принимать lvds видео поток и возможно разное разрешение от 640х480 до 1920х1080, а следовательно, разный входной клок от 25 до 148,5 МГц. Если настрою MMCM на максимальный клок 148,5 МГц, то при входном маленьком клоке корректно не настроится Fvco в нужном диапазоне, например, от 600 до 1440 МГц. Смотрю порт и регистры DRP и не вижу, что есть возможность динамической реконфигурации умножителя CLKFBOUT_MULT_F и делителя CLKOUT_DIVIDE_F. Максимум умножитель CLKOUT0 можно подтюнинговать от 0 до 1 с шагом 0,125. xapp888 стр.6 table 2

Правильно ли я понимаю, что нельзя перенастроить умножитель/делитель?

Как принимаете LVDS, непосредственно ? IP пользуетесь ?

Делал динамическую реконфигурацию PLL и testbench .  Вроде, надо подать reset, во время реконфигурации.

Если интересно, попробую модель поискать testbench, если не стер.

 

https://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v6_0/pg065-clk-wiz.pdf

 

стр 62.

[quato_a 3]

On 11/16/2021 at 6:32 PM, gosha said:

Как принимаете LVDS, непосредственно ? IP пользуетесь ?

думал использовать xapp585

On 11/16/2021 at 6:32 PM, gosha said:

Делал динамическую реконфигурацию PLL и testbench .  Вроде, надо подать reset, во время реконфигурации.

Если интересно, попробую модель поискать testbench, если не стер.

нашел https://support.xilinx.com/s/article/71112?language=en_US

там описаны все регистры, получить значения можно через tcl скрипт

 

На форуме xilinx нашел ответы, что входной клок может быть динамическим, главное при этом обеспечить Fvco в допустимом диапазоне при реконфигурации. Однако, у примитива есть атрибут CLKIN_PERIOD который не меняется (наверное его нужно устанавливать максимальным возможным в дизайне) и явным образом в документации не нашел инфу по вариабельности входного клока.

https://support.xilinx.com/s/question/0D52E00006hpZwpSAE/mmcm-vco-actual-work-range?language=en_US

https://support.xilinx.com/s/question/0D52E00006hpTRsSAM/mmcm-configuration-with-a-varying-input-clock?language=en_US

[blackfin 14]

On 11/16/2021 at 4:04 PM, quato_a said:

ПЛИС XIlinx 7-series. Нужно принимать lvds видео поток и возможно разное разрешение от 640х480 до 1920х1080, а следовательно, разный входной клок от 25 до 148,5 МГц.

У Xilinx'а есть готовая IP Core для приема видео потоков: PG071.

 

Для приема видео в формате SD (PAL, NTSC) в этой IP Core используется 11 кратная передискретизация входного видео потока:

Quote

The 270 Mbps bit rate of SD-SDI is too slow for the transceivers in Xilinx FPGAs to receive directly. Therefore, when using a Xilinx transceiver to receive SD-SDI, the transceiver is locked to its reference clock and oversamples the SD-SDI bit stream by a factor of 11X.

 

[quato_a 3]

21 minutes ago, blackfin said:

Для приема видео в формате SD (PAL, NTSC) в этой IP Core используется 11 кратна передискретизация входного видео потока:

Ну а мне зачем передискретизация?

У меня приходит клок сопровождающий данные, из него нужно делать сериал клок для iserdes.

[Flip-fl0p 4]

1 час назад, quato_a сказал:

Ну а мне зачем передискретизация?

У меня приходит клок сопровождающий данные, из него нужно делать сериал клок для iserdes.

Не знаю можно ли тактировать PLL клоком с о скважностью отличной от 2. 

[quato_a 3]

1 hour ago, Flip-fl0p said:

Не знаю можно ли тактировать PLL клоком с о скважностью отличной от 2.

можно, в xapp585 индуские ксайлинги так делают)