Jump to content

    
Freibier

Клок с регистра с разрешением

Recommended Posts

7 минут назад, des00 сказал:

порядка 5-7нс

Выглядит примерно как + пол вареника.

В DS на конкретный чип можно найти мин/макс значение этого временного интервала, как он называется?

Share this post


Link to post
Share on other sites
4 minutes ago, Freibier said:

Выглядит примерно как + пол вареника.

В DS на конкретный чип можно найти мин/макс значение этого временного интервала, как он называется?

я ни разу не встречал. все зависит от заполненности чипа, месторасположения рукопашного мультиплексора, месторасположения GCLK блочка. ЕМНП у типового сыклона 3, этих блоков 4 штуки и стоят по углам ПЛИС. 5-7нс, как раз к нему относились.

ЗЫ. Вот забавный случай, для переключения тактовых. Был у меня проект, там память, с переключением источников записи, работающих на разных тактовых. Чтение работало на третьей частоте. Частоты были под 100МГц и результат был нестабилен. Самый простой вариант решить эту проблему с переключением: поставить 2 блока памяти, каждый на своей частоте и мультиплексировать по чтению).

Share this post


Link to post
Share on other sites
5 минут назад, des00 сказал:

все зависит от заполненности чипа, месторасположения рукопашного мультиплексора, месторасположения GCLK блочка.

Ясно. Спасибо.

Share this post


Link to post
Share on other sites

про использование ODDR выхода заглохло или я не рассмотрел

наверняка в MAX10 выходы (IOB-ы) имеют ODDR - по правилам квартуса надо в IP каталоге что-то такое поискать

на тактовый вход этого ODDR - клок, на один вход 0, на другой 1 - на выходе (ножке ПЛИС) будет тактовый сигнал

причем достаточно хорошо получается с времянкой с известной из даташита задержкой относительно внутреннего клока - вобщем всё получается сорс-синхроноус и приятно для констрейнов. внутри вообще анализируется по create_clock и не надо 2х частоты

при этом если вместо 1 на вход ODDR  - enable - то вот управляемый клок, на котором гарантированно нет иголок

 

Share this post


Link to post
Share on other sites
12 минут назад, yes сказал:

про использование ODDR выхода заглохло или я не рассмотрел

наверняка в MAX10 выходы (IOB-ы) имеют ODDR - по правилам квартуса надо в IP каталоге что-то такое поискать

на тактовый вход этого ODDR - клок, на один вход 0, на другой 1 - на выходе (ножке ПЛИС) будет тактовый сигнал

причем достаточно хорошо получается с времянкой с известной из даташита задержкой относительно внутреннего клока - вобщем всё получается сорс-синхроноус и приятно для констрейнов. внутри вообще анализируется по create_clock и не надо 2х частоты

при этом если вместо 1 на вход ODDR  - enable - то вот управляемый клок, на котором гарантированно нет иголок

 

На 10 максе есть ODDR. 

Вы только, что описали классическую схему forwarded clock. 

Share this post


Link to post
Share on other sites
21 минуту назад, Flip-fl0p сказал:

На 10 максе есть ODDR. 

Возможно я не правильно понял, но в документе https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/max-10/m10_overview.pdf

на стр.5 написано : DDR3, DDR3L, DDR2, LPDDR2 (on 10M16, 10M25, 10M40, and 10M50.)

У меня 10M02.

Share this post


Link to post
Share on other sites
6 minutes ago, Freibier said:

Возможно я не правильно понял, но в документе https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/max-10/m10_overview.pdf

на стр.5 написано : DDR3, DDR3L, DDR2, LPDDR2 (on 10M16, 10M25, 10M40, and 10M50.)

У меня 10M02.

речь не про память SDRAM, а про свойства IOB-ов логики ножек. ну нету у меня квартуса, чтобы сказать, как это точно называется.

Share this post


Link to post
Share on other sites
14 hours ago, Freibier said:

В каком документе я должен искать наличие ODDR в моей плис?

в handbook конечно же. этож первый документ который нужно изучать до того как работать с целевой ПЛИС.

Share this post


Link to post
Share on other sites
55 minutes ago, Freibier said:

Захожу на сайт интела и не вижу handbookа

Где этот документ искать?

он же перед вами, только разбит на главы. раньше все было в одном документе, пока плис были маленькие. вам нужен Intel MAX 10 General Purpose I/O User Guide

Share this post


Link to post
Share on other sites
1 minute ago, Freibier said:

Но я не вижу в каких чипах есть эти самые "Double data rate input/output (DDIO)".

значит их нет. и совет @yes к этой плис, не применим

Share this post


Link to post
Share on other sites
17 минут назад, des00 сказал:

значит их нет. и совет @yes к этой плис, не применим

Ваш ответ выглядит так, что раз я их не вижу то их и нет (

 

Может кто доходчиво (как для новичка) разъяснить ситуацию с наличием DDIO регистров в чипах MAX10?

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.