[andrew_b 14]

14 минут назад, Longiel сказал:

На компе с обычным диском (не SSD) под виндой вивада с самых первых выпусков при первом запуске долго вообще ничего не показывает

Антивирус может хорошо подгаживать.

В Линуксе тоже стартует долго, да, но никаких таймаутов не выводится.

[Longiel 2]

2 часа назад, Longiel сказал:

В этой версии у всех настройки САПРа не сохраняются или я один такой особенный?

Поборол проблему установкой на чистую систему.

[Alex77 4]

3 часа назад, Longiel сказал:

Проблема даже не в регистрации. Если во время загрузки она "порвётся", то по моим наблюдениям нормальной докачки там нет и качай всё заново. Жутко бесит, особенно, когда на ночь оставляешь.

 

к сожалению не могу утверждать(или опровергать) про закачку (но мне почему-то кажется что докачка есть)

А из глюков (новых) отсутствует xadc в hardware manager по jtag.

https://support.xilinx.com/s/question/0D52E00006kqoCf/why-can-not-find-xadc-in-hardware-manager-of-vivado-20211?language=en_US

Изменено 5 декабря, 2021 пользователем Alex77

[Longiel 2]

Ещё косяк на чисто установленной САПР. При попытке открыть в редакторе код модуля открытого проекта появляется сообщение "Vivado Initializing Language Server & Opening...", что-то крутится, крутится через какое-то время показывается код. И так - с каждым файлом! Причём это происходит как с встроенным редактором, так и с внешним. Решение проблемы: Tools -> Settings -> Tool Settings -> Text Editor -> Syntax Checking -> вместо Sigasi выбрать Vivado. После перезагрузки САПР всё начинает адекватно работать.

[Alex77 4]

ну на четверть секунды появляется сообщение... это сильно напрягает ???

[Longiel 2]

Если б там сотни миллисекунд были... там до минуты доходит!

[Alex77 4]

злобный антивирус (каспер, дрвеб итд )?

[RobFPGA 27]

Приветствую!

 

Sigasi  запускает language server через  внутренний TCP сокет  - может у вас настройки файрволла блокируют все неразрешенные соединения  поэтому и висит все на connection пока по таймауту не отвалится.

 

Удачи! Rob. 

[fguy 4]

21 час назад, Longiel сказал:

Проблема даже не в регистрации. Если во время загрузки она "порвётся", то по моим наблюдениям нормальной докачки там нет и качай всё заново. Жутко бесит, особенно, когда на ночь оставляешь.

Качал последнюю старым FlashGet 1.9.6 - качает в одну трубу, докачка есть - на ночь отключал пк, а на следующий день пришлось получать ссылку по новой - докачал и мд5 сошлась.

[Longiel 2]

@Alex77, @RobFPGA, не помогает. САПР вообще эксперимента ради в виртуалке установлена - там кроме голой винды больше ничего нет. Но я попробовал интереса ради встроенный антивирус и брандмауэр отключить.

 

Цитата

Качал последнюю старым FlashGet 1.9.6 - качает в одну трубу, докачка есть - на ночь отключал пк, а на следующий день пришлось получать ссылку по новой - докачал и мд5 сошлась.

Спасибо за коммент. Значит нужно у себя разбираться.

[RobFPGA 27]

3 hours ago, Longiel said:

САПР вообще эксперимента ради в виртуалке установлена - там кроме голой винды больше ничего нет. Но я попробовал интереса ради встроенный антивирус и брандмауэр отключить.

Ну не знаю что у вас не так,  у меня что Vv что Qu  в "боевом" режиме в виртуалке используются.  Правда гостевая Linux а не win. И на хосте SSD но раньше были варианты и с обычными дисками.    

[Strob 0]

On 12/5/2021 at 10:05 PM, Longiel said:

Поборол проблему установкой на чистую систему.

Обычно в таких случаях проблема решается предоставлением прав доступа к папке xilinx

[Longiel 2]

Права на папку больше для линукс актуально. А тут винда, с отключенным UAC и включённой записью админа.

Я просто взял виртуалку, установил САПР, получил косяк. Удалил виртуалку, подтянул ту же виртуалку заново, установил САПР, косяка нет. Первый раз что ли что-то не так пошло? За 6 лет первый раз такое было...

[Alex77 4]

память в компе глючит ?

[Longiel 2]

07.12.2021 в 15:05, Alex77 сказал:

память в компе глючит ?

Пока не жаловался)

 

А вивада всё-таки умнеет)

Попробовал один проект перетащить на новую версию. IP-ядер там нет, но есть кучка всякого разнородного кода - миграция должна быть простой и непринуждённой. Синтез сходу не прошёл с указанием ошибки нечто вроде "Slice range direction does not match slice prefix". Учитывая то, что проект рабочий пришлось "поползать" по коду и выяснилась интересная вещь. Сдвиговый регистр описан как-то так: reg <= di(7 downto 0) & reg(sreg*8-1 downto 8) - байтовая загрузка со старших битов. Значение разрядности регистра sreg задавалось параметром модуля, который вычислялся на модуле верхнего уровня, который в свою очередь протаскивался с топа. В результате этой иерархии sreg вырождался в 0, сами понимаете к чему это приводило  Но! Тот выход, для которого формировалась логика reg не был полноценно задействован и по сути этот параметр физически ни на что не влиял. Видимо в старых версиях Vivado это всё дело просто триммилось при оптимизации без особого анализа. А в новых версиях чего-то они там в Xilinx всё-таки делают... не только библиотеки для чипов новых добавляют...