Jump to content

    
Arlleex

Зачем VIA на PCIe в плате видеокарты?

Recommended Posts

Приветствую!

Попалась в руки китайская видеокарта. Смотрю на лэйны PCIe и вижу... странные переходные
image.thumb.png.d6656bcfe0e208f5128b089e9af90d73.png

На обратной стороне они никуда не подключаются.

Вряд ли они по внутрянке куда-то идут, ведь PCIe это точка-точка. Что думаете?

Share this post


Link to post
Share on other sites
19 часов назад, Arlleex сказал:

На обратной стороне они никуда не подключаются.

Вряд ли они по внутрянке куда-то идут, ведь PCIe это точка-точка. Что думаете?

Если она прям совсем китайская - это может быть артефакт передирания референсного проекта. Можно предположить тестовые точки, но они не были бы сквозными VIA, т.к. это слишком сильно влияет на сигнал.

Share this post


Link to post
Share on other sites

А зачем? ИМХО, тогда должны были бы быть без маски, а тут они на обеих сторонах закрыты ею.

Думаю, действительно, артефакт передирания референс-дизайна или просто "забыли", оставив предтрассировку.

Share this post


Link to post
Share on other sites
7 hours ago, Arlleex said:

тогда должны были бы быть без маски

При возникновении проблем, маска убирается скальпелем, и проводится логирование шины)) А так, надеятся на безпроблемное производство. Но запаску себе оставили)

Share this post


Link to post
Share on other sites
2 часа назад, haker_fox сказал:

При возникновении проблем, маска убирается скальпелем, и проводится логирование шины))

Это утверждение не выдерживает критики, т.к. такое подключение будет добавлять проблем. Анализаторы шины подключаются совсем по-другому: https://teledynelecroy.com/protocolanalyzer/pci-express

10 часов назад, Arlleex сказал:

Думаю, действительно, артефакт передирания референс-дизайна или просто "забыли", оставив предтрассировку.

Непонятно, зачем на референсе могли бы быть сквозные переходы на другую сторону? Это ведь большие по размеру стабы и они должны достаточно сильно сказываться на форме сигнала в линии, причём негативно. Единственная на мой взгляд разумная гипотеза, что при передирании они еще умудрились перепутать тестпоинты с переходными из-за похожей по размеру контактной площадки и поскольку им было всё равно, то так и пустили в производство.

Share this post


Link to post
Share on other sites
32 minutes ago, makc said:

Это утверждение не выдерживает критики

Да. Я не бум-бум в таких вещах, как PCI-E, SATA и другие высокоскоростные интерфейсы) Просто ляпнул "на угад") Но благодаря Вашему замечанию я узнал чуть больше. И это классно! Ведь форум для этого и нужен отчасти)

Share this post


Link to post
Share on other sites

Кстати попалось решение и от тектроникса: https://ru.tek.com/datasheet/tla7sa00-pci-express-logic-protocol-analyzer-datasheet

Особенно интересен пробник:

PCI-Express-Logic-Protocol-Analyzer-Datasheet--893948-16-L.jpg.c6e5e1130b420aa6b9f7f1d0f7d18b19.jpg

PS: интересно было бы разобрать его и посмотреть, что там у него внутри. :dirol:

Share this post


Link to post
Share on other sites
2 часа назад, makc сказал:

Непонятно, зачем на референсе могли бы быть сквозные переходы на другую сторону?

На референсе могли быть действительные переходы на другую сторону или на внутренние слои, тогда стабов бы не было или они были бы не большими. Но при разводке, допустим, стало понятно, что RX-лэйны (а это именно они) можно протащить по top-у и они их протащили. Т.е. прероутинг был выполнен, а в финальном этапе про эти пары забыли. Хотя, ИМХО, правильно настроенные правила должны были ругаться на стабы.

Цитата

PS: интересно было бы разобрать его и посмотреть, что там у него внутри...

ИМХО, если пробник позиционируется как логический, то внутри обычный редрайвер/ретаймер, только в одну сторону.

Нашел тут вот такое про пробинг PCIe. Интересно, однако

Цитата

4.1 Probe Loading
Effect The  logical  probing  of  the  PCI  Express  bus  is  achieved  by  tapping  a  small  amount  of  energy from the probed signals and channeling this energy to  the analyzer. To avoid  excessive loading conditions, the Teledyne LeCroy mid-bus probe employs  high impedance tip resistors (isolation resistors). The probe isolation resistance  is selected to both satisfy  the probe sensitivity and system parasitic load requirements.
Extensive care  has been taken to  reduce the parasitic effect of  the probed signals during each  phase  of  the  mid-bus  probe  design.  The  equivalent  load model  of  the  Mid-bus  probe is  available  in  HSPICE  parameters.  It  is  an  empirical-based  model  that  involves  complicated connectivity. It can be requested from the Teledyne LeCroy Protocol Systems Group support team (psgsupport@teledynelecroy.com)
With this unique design, the Teledyne LeCroy  mid-bus probes can  capture  bus traffic signals with amplitudes specified by the PCI Express standard,  while introducing only slight  loss and jitter on the channel under test. To determine  the exact numbers, customers are  encourage  to simulate  their channel using Teledyne LeCroy’s model.

Значит 100% ретаймеры.

Share this post


Link to post
Share on other sites
24 минуты назад, Arlleex сказал:

Но при разводке, допустим, стало понятно, что RX-лэйны (а это именно они) можно протащить по top-у и они их протащили.

На мой взгляд против этой идеи говорит расстояние между этими переходами. Оно характерно для пробников, которые не могут быть очень близко друг к другу, в отличие от простых переходных отверстий.

29 минут назад, Arlleex сказал:

ИМХО, если пробник позиционируется как логический, то внутри обычный редрайвер/ретаймер, только в одну сторону.

Да, это понятно и логично. Но дьявол всегда кроется в деталях и именно поэтому интересно было бы заглянуть внутрь.

34 минуты назад, Arlleex сказал:

Нашел тут вот такое про пробинг PCIe. Интересно, однако

Ссылка битая.

Share this post


Link to post
Share on other sites

Ещё вариант: эти переходы являются не тестовыми точками, а подключениями для тестовых КП для пробников типа 5989-1172.pdfна обратной стороне платы. КП удалили, переходы забыли.

Share this post


Link to post
Share on other sites
57 minutes ago, makc said:

На мой взгляд против этой идеи говорит расстояние между этими переходами.

Большое расстояние между переходами делается чтобы избежать сильного спада импеданса пары при смене слоя. Но что именно здесь стало причной это вопрос...

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.