[Koluchiy 0]

On 8/6/2021 at 9:23 PM, RobFPGA said:

Так  что думаю  самый  доступны инструмент для этого  будет обучаемая нейронная сеть ...  в виде джуна RTL-щика     Пара-тройка сеансов обучения с "подкреплением" обеспечат вам нужный результат.  

 

Удачи! Rob.   

Боюсь, джун-RTLщик не пройдет по критерию "не сломать".

[RobFPGA 27]

Приветствую!

8 minutes ago, Koluchiy said:

... по критерию "не сломать".

По этому критерию  ни один инструмент гарантию не даст, а джун сможет! Если-же  конечно "нейросеть" обучаемая 

Удачи!  Rob.  

[lexx 0]

16 hours ago, RobFPGA said:

Приветствую!

По этому критерию  ни один инструмент гарантию не даст, а джун сможет! Если-же  конечно "нейросеть" обучаемая 

Удачи!  Rob.  

Как раз формальная верификация (Formality или Conformal) даст гарантию, что 2 кода идентичны. Будет куча особенностей, но все в принципе решаемо.

[Koluchiy 0]

А что есть по генерации документации на HDL? По большей части интересно на SV.

Хотя бы на уровне выдачи таблицы с выводами модулей, вход/выход, разрядность, достать описание из комментария заданного формата.

 

Если кто-то хочет предложить что-то свое, пишите в личку.

[des00 25]

1 hour ago, Koluchiy said:

достать описание из комментария заданного формата.

доксиген был в свое время для верилога, может для SV допилили

[Koluchiy 0]

То, что я видел, мне не понравилось (предполагаю, недоразобрался еще).

Убеждаю начальство нанять программиста, чтобы на каком-нибудь Питоне сделал именно то что надо. Пока не убедил.

[Strob 0]

3 hours ago, Koluchiy said:

А что есть по генерации документации на HDL? По большей части интересно на SV.

Хотя бы на уровне выдачи таблицы с выводами модулей, вход/выход, разрядность, достать описание из комментария заданного формата.

 

Если кто-то хочет предложить что-то свое, пишите в личку.

Sigasi. Также в одной из тем упоминался плагин для VS code с подобным функционалом.