jenya7 0 21 июня, 2021 Опубликовано 21 июня, 2021 · Жалоба PCI Bus Core - есть бесплатный, кто нибудь знает? Может кто то может порекомендовать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_su 1 21 июня, 2021 Опубликовано 21 июня, 2021 · Жалоба https://opencores.org/projects?expanded=System controller https://opencores.org/projects/pci32tlite_oc Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jenya7 0 21 июня, 2021 Опубликовано 21 июня, 2021 (изменено) · Жалоба 1 hour ago, andrew_su said: https://opencores.org/projects?expanded=System controller https://opencores.org/projects/pci32tlite_oc да. я скачал pci32tlite. но вопрос проверенный он или нет. мне нужен 100% рабочий вариант. Изменено 21 июня, 2021 пользователем jenya7 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gosha 0 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба Работал с этим: https://opencores.org/projects/pci Монстрообразный, но проверенный, проблем не было. Аппаратные компоненты SRAM староваты. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jenya7 0 22 июня, 2021 Опубликовано 22 июня, 2021 (изменено) · Жалоба 1 hour ago, gosha said: Работал с этим: https://opencores.org/projects/pci Монстрообразный, но проверенный, проблем не было. Аппаратные компоненты SRAM староваты. Там Verilog а я пишу в VHDL. Я посмотрел не так уж сложно реализовать PCI. В принципе выставлять сигальные линии на чтение-запись и выставлять адрес-данные на шине AD. Или я что то не понимаю? Изменено 22 июня, 2021 пользователем jenya7 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flip-fl0p 4 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 14 часов назад, jenya7 сказал: да. я скачал pci32tlite. но вопрос проверенный он или нет. мне нужен 100% рабочий вариант. За 100% рабочий вариант надо заплатить денег. Очень и очень много денег. А все бесплатные ядра применять на свой страх и риск. На то они и бесплатные ядра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 192 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 9 минут назад, jenya7 сказал: Там Verilog а я пишу в VHDL. Я посмотрел не так уж сложно реализовать PCI. В принципе выставлять сигальные линии на чтение-запись и выставлять адрес-данные на шине AD. Или я что то не понимаю? Смотря что Вам нужно. В самом первом приближении там действительно всё очень просто, см., например, https://www.fpga4fun.com/PCI.html Сложности начинаются потом, если нужно передавать данные достаточно быстро. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jenya7 0 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 1 hour ago, makc said: Смотря что Вам нужно. В самом первом приближении там действительно всё очень просто, см., например, https://www.fpga4fun.com/PCI.html Сложности начинаются потом, если нужно передавать данные достаточно быстро. мне нужен адаптер PCI - PC104. я думаю если адаптировать под свои требования все просто реализуется. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 192 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 30 минут назад, jenya7 сказал: мне нужен адаптер PCI - PC104. я думаю если адаптировать под свои требования все просто реализуется. Нет, к сожалению просто не получится. Время транзакции (максимальное) на шине PCI задано стандартом и поскольку шина PC104 медленнее, то задатчику на шине PCI придётся долго ждать и скорее всего это время ожидания выйдет за пределы допустимого, хотя конечно это нужно посчитать. В общем же случае ваше ядро на время выполнения транзакции по шине PC104 должно сгененировать ответ типа Retry, чтобы инициатор попозже обратился за данными не занимая шину PCI и не нарушая протокола. В целом именно так и ведут себя мосты PCI<=>Local Bus/ISA. Приведенный выше пример работает не так, в нем полагается что Slave на шине PCI всегда готов (регистр) к чтению и записи, поэтому там эта часть работы по шине сильно упрощена. Если не стоит цель разобраться с PCI, то я бы поискал готовое решение типа http://www.ite.com.tw/en/product/view?mid=71 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jenya7 0 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 1 hour ago, makc said: Нет, к сожалению просто не получится. Время транзакции (максимальное) на шине PCI задано стандартом и поскольку шина PC104 медленнее, то задатчику на шине PCI придётся долго ждать и скорее всего это время ожидания выйдет за пределы допустимого, хотя конечно это нужно посчитать. В общем же случае ваше ядро на время выполнения транзакции по шине PC104 должно сгененировать ответ типа Retry, чтобы инициатор попозже обратился за данными не занимая шину PCI и не нарушая протокола. В целом именно так и ведут себя мосты PCI<=>Local Bus/ISA. Приведенный выше пример работает не так, в нем полагается что Slave на шине PCI всегда готов (регистр) к чтению и записи, поэтому там эта часть работы по шине сильно упрощена. Если не стоит цель разобраться с PCI, то я бы поискал готовое решение типа http://www.ite.com.tw/en/product/view?mid=71 интересно. спасибо посмотрю. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
andrew_su 1 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба https://www.broadcom.com/products/pcie-switches-bridges/usb-pci/io-accelerators/pci9052 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Serhiy_UA 1 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба Just now, jenya7 said: Использовал на Cyclone III альтеровское ядро pci_mt32, работает без замечаний много лет, ядро можно достать без затрат для этой ПЛИС. Но программировал на verilog, тогда это был QII 7.2 .... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
jenya7 0 22 июня, 2021 Опубликовано 22 июня, 2021 (изменено) · Жалоба 1 hour ago, Serhiy_UA said: Использовал на Cyclone III альтеровское ядро pci_mt32, работает без замечаний много лет, ядро можно достать без затрат. у меня в Quartus его нет. вроде нашел. спасибо. Изменено 22 июня, 2021 пользователем jenya7 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 192 22 июня, 2021 Опубликовано 22 июня, 2021 · Жалоба 1 час назад, andrew_su сказал: https://www.broadcom.com/products/pcie-switches-bridges/usb-pci/io-accelerators/pci9052 Да, тоже кстати вариант. Мы их давным давно применяли и вполне успешно, правда потом отказались по причине перехода на свое ядро PCI в ПЛИС, что в итоге получилось гибче и дешевле. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gosha 0 23 июня, 2021 Опубликовано 23 июня, 2021 · Жалоба On 6/22/2021 at 8:30 AM, jenya7 said: Там Verilog а я пишу в VHDL. Я посмотрел не так уж сложно реализовать PCI. В принципе выставлять сигальные линии на чтение-запись и выставлять адрес-данные на шине AD. Или я что то не понимаю? Сложно, если разные клоковые домены: "Метастабильность": Все через FIFO. Поставьте какую- нибудь готовую м/сх PCI<-> ISA, и не мучайтесь http://www.ite.com.tw/uploads/product_download/IT8888F_V0.9_05192005.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться