[mr.nelipenko 0]

Доброго времени суток!

Подскажите, пожалуйста, рассчитал КИХ фильтр 23 порядка. Матлаб позывает вот что необходимо для реализации(скрин ниже). Как правильно подобрать необходимую ПЛИС? Смотрел в даташиты различных ПЛИС и запутался

[Skryppy 0]

Смотрите на умножители. 23 умножителя есть в любой плис. Вопрос на какой максимальной скорости будете работать (если скорость маленькая, то тот же матлаб может сгенерить hdl код фильтра с использованием CSD алгоритма(замена умножителей на сумматоры).

[gridinp 2]

Ну вам же не обязательно покупать микросхему, чтобы компилировать, пособирайте разные варианты, посмотрите в какую влазит, по даташитам это не сообразишь

[mr.nelipenko 0]

А подскажите, если у меня такая схема (скрин ниже) оба фильтра 23 порядка. Это все возможно реализовать на одном плис или надо использовать несколько? 

Изменено 30 мая, 2021 пользователем mr.nelipenko

[gridinp 2]

картинку неправильно вставили видимо, у меня два фильтра 20 и 25 отсчётов 20 разрядные занимают в Cyclone IV EP4CE22, несколько процентов от ёмкости

Изменено 30 мая, 2021 пользователем gridinp

[vt313 0]

13 часов назад, mr.nelipenko сказал:

Доброго времени суток!

Подскажите, пожалуйста, рассчитал КИХ фильтр 23 порядка. Матлаб позывает вот что необходимо для реализации(скрин ниже). Как правильно подобрать необходимую ПЛИС? Смотрел в даташиты различных ПЛИС и запутался

Если Альтера (С5 и выше), то это 6 DSP блоков, 3 сумматора и 23 регистра.  При 18-ти разрядных данных.

[RobFPGA 27]

Приветствую!

44 minutes ago, vt313 said:

Если Альтера (С5 и выше), то это 6 DSP блоков, 3 сумматора и 23 регистра.  При 18-ти разрядных данных.

В зависимости от соотношения  sample rate и максимальной рабочей частоты в FPGA это может быть и всего один DSP блок. Не хватает данных  для оценки требуемых ресурсов. 

 

Удачи! Rob. 

[vt313 0]

5 минут назад, RobFPGA сказал:

Приветствую!

В зависимости от соотношения  sample rate и максимальной рабочей частоты в FPGA это может быть и всего один DSP блок. Не хватает данных  для оценки требуемых ресурсов. 

 

Удачи! Rob. 

Да, конечно. Полностью параллельный модуль. 

Если интересно, могу запустить и дать данные. 

[mr.nelipenko 0]

31.05.2021 в 10:11, vt313 сказал:

Если Альтера (С5 и выше), то это 6 DSP блоков, 3 сумматора и 23 регистра.  При 18-ти разрядных данных.

Если к примеру взять что-то бюджетное к примеру EPM3256A. Этого же хватит для реализации данный схемы? Фильтры оба 23 порядка 

[xvr 12]

27 minutes ago, mr.nelipenko said:

Если к примеру взять что-то бюджетное к примеру EPM3256A. Этого же хватит для реализации данный схемы?

Шутить изволите? Какие умножители в CPLD? Вы бы ещё 22V10 взяли :)

 

[mr.nelipenko 0]

8 минут назад, xvr сказал:

Шутить изволите? Какие умножители в CPLD? Вы бы ещё 22V10 взяли :)

 

Только пытаюсь разобраться в данной теме  А чтобы из FPGA бюджетного вы бы посоветовали?

[vt313 0]

12 часов назад, mr.nelipenko сказал:

Только пытаюсь разобраться в данной теме  А чтобы из FPGA бюджетного вы бы посоветовали?

Cyclone 5 и выше. 

[xvr 12]

13 hours ago, mr.nelipenko said:

 А чтобы из FPGA бюджетного вы бы посоветовали?

Супер бюджетное: GW1N-9 Умножителей как раз хватит. https://www.aliexpress.com/item/1005002029783987.html

Или GW1N-4, но умножители придётся мультиплексировать. В младших моделях умножителей нет.

 

[Lmx2315 2]

30.05.2021 в 20:06, mr.nelipenko сказал:

Доброго времени суток!

Подскажите, пожалуйста, рассчитал КИХ фильтр 23 порядка. Матлаб позывает вот что необходимо для реализации(скрин ниже). Как правильно подобрать необходимую ПЛИС? Смотрел в даташиты различных ПЛИС и запутался

О какой частоте работы идёт речь? Может там ПЛИС вовсе не нужна, если уже есть какой-то микроконтроллер.

Схема-то примитивная и каналов всего два.