Jump to content

    
Sign in to follow this  
Nik_Su

тактирование АЦП 250 МГц

Recommended Posts

Здравствуйте, в данный момент разрабатываю систему по оцифровки аналоговых данных и сравнив несколько АЦП, было принято решение использовать AD9642. Подобрал входной буфер удовлетворяющий характеристикам системы, питание, а с системой тактирования возникли проблемы. На плате должны стоять два АЦП, которые отцифровывают сигнал с квадратурного демодулятора. Два ядра АЦП в одном корпусе не удовлетворили характеристикам, пришлось ставить два АЦП. Так вот в чем вопрос, есть два данных АЦП, тактирующий сигнал должен иметь jitter как минимум 0.05 ps. Я не нашел многоканальных микросхем с такими характеристиками jitter, есть только одноканальные. Будут ли какие то проблемы, если тактирование двух АЦП будет производиться от двух разных микросхем ?

Share this post


Link to post
Share on other sites

А какие требования по тактированию двух АЦП у вас в системе кроме джиттера?
Какая одноканальная микросхема найдена?
Какая задача на неё возложена? 
Зачем дополнительная микросхема если можно попробовать раздать клок с одного источника в два места средствами разводки и согласования?

Share this post


Link to post
Share on other sites
4 часа назад, MegaVolt сказал:

Зачем дополнительная микросхема если можно попробовать раздать клок с одного источника в два места средствами разводки и согласования?

Да тут и Вилкинсон не нужен, трансформатора достаточно.

Меня всегда забавляли эти клокораздатчики-вредители :biggrin: 

Share this post


Link to post
Share on other sites
5 часов назад, Nik_Su сказал:

тактирующий сигнал должен иметь jitter как минимум 0.05 ps

Безошибочно, проверенный вариант - NC7WV04 при питании 3.3В, входы объединить, можно две микросхемы объединить по входам (всего 4-е выхода). Рабочая частота - до 400 МГц. Собственный джиттер на порядок-два ниже АЦП, по измерениям на E5052B. Для преобразования в дифференциальный вид можно использовать балун типа 0805 TDK.

Share this post


Link to post
Share on other sites
7 hours ago, Nik_Su said:

Здравствуйте, в данный момент разрабатываю систему по оцифровки аналоговых данных и сравнив несколько АЦП, было принято решение использовать AD9642....

...Так вот в чем вопрос, есть два данных АЦП, тактирующий сигнал должен иметь jitter как минимум 0.05 ps.

Вообще для 125МГЦ полосы и 14 бит, нужен джиттер не хуже чем 125фс, ну плюс-минус.

С учетом вашего АЦП, с его ЕНОБом в 11.5 бит, по факту джиттер клока лучше чем 400фс не принесёт никакого профита совсем.

В качестве клок.буфера можно посмотреть silicon labs, мы, как правило, их всегда и пользуем. Только убедительно прошу, пользуйте lvpecl выходы, ну или lvds в худшем случае.

И забудьте ветвить cmos выходами и трансформаторы туда же.(об этом и многом другом, типа аддитивного джиттера, влияния топологии и тд и тп можно читнуть в АппНотах у силабов и чутка у АналоДевиц, благо что разжевано и расписано толково)

 ну и исходная опора д.б. с низким шумом, иначе собственно на ней все и закончится.

Share this post


Link to post
Share on other sites
1 час назад, bloody-wolf сказал:

lvpecl

Хуже некуда, полка ФШ на уровне -150...-155 дБн/Гц, что сравнимо с собственной динамикой АЦП. Высокая скорость не означает низкий шум. К CML микросхемам также относится. Низкий шум NC7WV04 (как и всей серии ULP-A) обусловлен низким выходным сопротивлением и большим током 30-40мА, полка ФШ лежит на уровне -170дБн/Гц. CMOS микросхемы разные бывают, поэтому обобщать выводы не стоит.

 

Nik_Su, посмотрите пример делителя частоты для АЦП, который предлагает Linear Technology:

https://www.analog.com/en/design-center/evaluation-hardware-and-software/evaluation-boards-kits/dc1075a.html

 

На этой плате для реклокинга используется триггер из серии ULP-A, чтобы уменьшить джиттер, и ничего лучше инженеры не нашли, а АЦП Linear до сих пор одни из лучших в диапазоне тактовых частот до 200МГц.

Share this post


Link to post
Share on other sites

 

1 hour ago, rloc said:

Хуже некуда, полка ФШ на уровне -150...-155 дБн/Гц, что сравнимо с собственной динамикой АЦП. Высокая скорость не означает низкий шум. К CML микросхемам также относится.

Ну да, ну да... lvpecl это очень плохо, прям дно.

Мы ставили у себя si5332, ad951x и lmx какие-то от Тексаса. это клокбуферы с фапчей и гуном в одном флаконе, или чисто буфер, например LTC6957-1 или si53306

Si5332A понравился очень ибо 105 градусов умеет, при этом вполне годно работает с расчетом на еноб 12.5бит на 125МГц.

Share this post


Link to post
Share on other sites
22 минуты назад, bloody-wolf сказал:

а ТСу и -140 хватит за глаза с его выбранным АЦП

Как сказать:

1854067692_.png.c9d37676c760f02a15f17d29c2aa38a2.png

 

Это общий шум, а фазовый соответственно (если говорим о джиттере) -155дБПШ/Гц. Чтобы такую динамику не испортить, ФШ тактового сигнала должен быть на 10дБ ниже, а лучше на 20дБ.

 

22 минуты назад, bloody-wolf сказал:

ad951x

 

Ставил, кошмар. Дело барское, АЦП не 3 копейки стоит.

Share this post


Link to post
Share on other sites
16 часов назад, MegaVolt сказал:

А какие требования по тактированию двух АЦП у вас в системе кроме джиттера?
Какая одноканальная микросхема найдена?
Какая задача на неё возложена? 
Зачем дополнительная микросхема если можно попробовать раздать клок с одного источника в два места средствами разводки и согласования?

При написании диплома была поставлена задача по разработке системы для возможности приема и обработке информации в диапазоне 2.5 ГГц, точнее чтобы она была многофункциональная. Начал с того, что разобрался с квадратурной демодуляцией, построил модель в матлаб, сформировал в wirless пакете сигнал и выделил его (все в теории с использованием матлаба). Окей, пришла пора заниматься схемотехникой и тут начались проблемы. Я на основе статей и гостов задал конкретные характеристики системы, начал подбор АЦП, но так как я еще совсем совсем совсем тупой в этих делах (прочитал пару статей от TI и AD еще пару статей на resirch gate) и не смог в полной мере (как мне кажется) охватить весь спектр характеристики которые мне необходимы для подбора ацп. В общем я задал:

На основе datasheet'а jitter т.к. везде пишут о том, что это сильно влияет на отношение сигнал шум

SFDR

кол-о бит есть в рекомендациях IEEE можно 12 но лучше 14

частота дискретизации была выбрана 250МГЦ, для возможности оцифровки широкополосных сигналов при условии использования I/Q демодулятора

также к данной системе предъявлено требование применения субдеискретизации (Если это нужно, модуль с квадратурным демодулятором, фильтрами т.д. снимается, устанавливается другой входной модуль перед АЦП и погнали).

Также вчера я нашел примерно с такими же характеристиками АЦП двухканальный от TI ADS4249, а тактирование его предполагается используя  Silicon Labs 545BBA250M000BBG, т.к. система должна принимать широкую полосу частот, было принято решение не ставить трансформатор для развязки ацп по входу, а использовать операционный усилитель ADA4930-2.

Наверно нужно было начать с такого описания.

 

9 часов назад, bloody-wolf сказал:

Вообще для 125МГЦ полосы и 14 бит, нужен джиттер не хуже чем 125фс, ну плюс-минус.

С учетом вашего АЦП, с его ЕНОБом в 11.5 бит, по факту джиттер клока лучше чем 400фс не принесёт никакого профита совсем.

В качестве клок.буфера можно посмотреть silicon labs, мы, как правило, их всегда и пользуем. Только убедительно прошу, пользуйте lvpecl выходы, ну или lvds в худшем случае.

И забудьте ветвить cmos выходами и трансформаторы туда же.(об этом и многом другом, типа аддитивного джиттера, влияния топологии и тд и тп можно читнуть в АппНотах у силабов и чутка у АналоДевиц, благо что разжевано и расписано толково)

 ну и исходная опора д.б. с низким шумом, иначе собственно на ней все и закончится.

Почему же нужно использовать lvpecl?

Share this post


Link to post
Share on other sites
1 час назад, Nik_Su сказал:

Silicon Labs 545BBA250M000BBG

Диапазон интегрирования берут от 12кГц до 20кГц, а если шире - от 10Гц до половины Найквиста, то уже несколько сотен фс набежит.

 

Есть хорошие генераторы отечественного производителя до 300МГц (SC-срез):

http://magicxtal.com/ru/products/?S=73&C=119&I=674

 

Или, если цена пугает, то поскромнее - ГК163А (AT-срез), но также с аналоговым умножением частоты (без ФАПЧ):

https://www.bmgplus.ru/wp-content/uploads/2020/09/pdf163.pdf

 

+ ПАВ фильтр типа TA0998A Taisaw (Golledge) на 250МГц по выходу.

Share this post


Link to post
Share on other sites
1 час назад, rloc сказал:

Диапазон интегрирования берут от 12кГц до 20кГц, а если шире - от 10Гц до половины Найквиста, то уже несколько сотен фс набежит.

Да, меня данная строчка очень удивила, почему в данных преобразователях указывается от 12кГц до 20кГц, хотя они рассчитаны например на 250МГц? 

Share this post


Link to post
Share on other sites
9 минут назад, Nik_Su сказал:

12кГц до 20кГц

Чтобы цифры по джиттеру красивее были ) Шучу, стандартный диапазон интегрирования для ширпотребных устройств (шин PCI/PCIe, пультов ДУ ...), не сильно требовательных. Для серьезных вещей чаще пишут в дифференциальном виде - ФШ.

Share this post


Link to post
Share on other sites
1 hour ago, rloc said:

Диапазон интегрирования берут от 12кГц до 20кГц, а если шире - от 10Гц до половины Найквиста, то уже несколько сотен фс набежит.

LTC6950 ?
 

Quote
  • Additive Jitter: 85fsRMS (10Hz to Nyquist)

 

Share this post


Link to post
Share on other sites

LTC6957-1 - это лучшее, что можно найти в готовом виде. PECL выход, но по ситуации он в данном случае лучше.

LTC6950 тоже хорош, Linear Technology старается.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this