Jump to content

    
AVR

PCI-E ядро в Cyclone 4 GX без Nios

Recommended Posts

Пробую Quartus Prime 19.1 и плату Cyclone 4 GX, с интерфейсом PCI-E x4. Вижу что PCI Express Compiler отсутствует как класс в каталогах и его документация вообще давно не обновлялась, а коллеги подсказывают у них в Nios даже в версии Quartus Prime 20 доступно PCI-E ядро. Стало быть, без Nios никуда? Они эту возможность упразднили?

Иными словами, прихожу к пониманию, что PCI-E мне придется использоваться исключительно через Nios. Однако, в Cyclone 5 GX всё есть как раньше, можно подключить.

Share this post


Link to post
Share on other sites
53 minutes ago, new123 said:

PCI Compiler наверное оставили в Qsys/PlatformDesigner, а из IP catalog убрали. Судя по сообщения на форуме интела

Понятно спасибо, эти вредители убрали нужную штуку...

Share this post


Link to post
Share on other sites
2 hours ago, AVR said:

Иными словами, прихожу к пониманию, что PCI-E мне придется использоваться исключительно через Nios. Однако, в Cyclone 5 GX всё есть как раньше, можно подключить.

а разве нельзя собрать систему без ниоса, выкинув порты управления наружу ? (в вивадо делается на раз/два)

Share this post


Link to post
Share on other sites
14 hours ago, wolfman said:

Можно и без НИОСа,  у нас так работает, правда в Qsys/PlatformDesigner.

До меня начинает доходить, реально ведь можно platform designer задействовать, но просто не добавлять софт-проц. Просто выкинуть привычные сигналы и работать как умею!

Share this post


Link to post
Share on other sites

Конечно можно. Разворачиваете там нужное ядро, експортируете сигналы наружу и подключаете в top. Так все их примеры с pcie сделаны на чипах посильнее (с hard ip)

Edited by new123

Share this post


Link to post
Share on other sites
28.04.2021 в 12:58, AVR сказал:

можно platform designer задействовать, но просто не добавлять софт-проц. Просто выкинуть привычные сигналы и работать как умею!

Именно так.

Share this post


Link to post
Share on other sites

  

28.04.2021 в 14:21, new123 сказал:

Конечно можно. Разворачиваете там нужное ядро, експортируете сигналы наружу и подключаете в top. Так все их примеры с pcie сделаны на чипах посильнее (с hard ip)

Спасибо, это действительно сработало!
Но один момент, есть баг, который не позволил применить этот метод в Quartus 18, 19, 20, все три пробовал. В интернете пишут что в Quartus 17 нормально - вот в нем и заработало! Пишут также что баг есть и в windows и в Linux.

Share this post


Link to post
Share on other sites
4 hours ago, wolfman said:

Чт за баг?

Не с ресетом ли связанный?

Писиай ядро нихт синтезирен в qsys (стадия generate hdl), какие то файлы не может найти и прочее подобное. Баг и в виндовс и линукс. Я пробовал - на форумах пишут так. Пока работаю в Q 17.1

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.