[1891ВМ12Я 0]

Пробую Quartus Prime 19.1 и плату Cyclone 4 GX, с интерфейсом PCI-E x4. Вижу что PCI Express Compiler отсутствует как класс в каталогах и его документация вообще давно не обновлялась, а коллеги подсказывают у них в Nios даже в версии Quartus Prime 20 доступно PCI-E ядро. Стало быть, без Nios никуда? Они эту возможность упразднили?

Иными словами, прихожу к пониманию, что PCI-E мне придется использоваться исключительно через Nios. Однако, в Cyclone 5 GX всё есть как раньше, можно подключить.

[new123 0]

PCI Compiler наверное оставили в Qsys/PlatformDesigner, а из IP catalog убрали. Судя по сообщения на форуме интела

[1891ВМ12Я 0]

53 minutes ago, new123 said:

PCI Compiler наверное оставили в Qsys/PlatformDesigner, а из IP catalog убрали. Судя по сообщения на форуме интела

Понятно спасибо, эти вредители убрали нужную штуку...

[des00 25]

2 hours ago, AVR said:

Иными словами, прихожу к пониманию, что PCI-E мне придется использоваться исключительно через Nios. Однако, в Cyclone 5 GX всё есть как раньше, можно подключить.

а разве нельзя собрать систему без ниоса, выкинув порты управления наружу ? (в вивадо делается на раз/два)

[wolfman 0]

Можно и без НИОСа,  у нас так работает, правда в Qsys/PlatformDesigner.

[1891ВМ12Я 0]

14 hours ago, wolfman said:

Можно и без НИОСа,  у нас так работает, правда в Qsys/PlatformDesigner.

До меня начинает доходить, реально ведь можно platform designer задействовать, но просто не добавлять софт-проц. Просто выкинуть привычные сигналы и работать как умею!

[new123 0]

Конечно можно. Разворачиваете там нужное ядро, експортируете сигналы наружу и подключаете в top. Так все их примеры с pcie сделаны на чипах посильнее (с hard ip)

Изменено 28 апреля, 2021 пользователем new123

[wolfman 0]

28.04.2021 в 12:58, AVR сказал:

можно platform designer задействовать, но просто не добавлять софт-проц. Просто выкинуть привычные сигналы и работать как умею!

Именно так.

[1891ВМ12Я 0]

  

28.04.2021 в 14:21, new123 сказал:

Конечно можно. Разворачиваете там нужное ядро, експортируете сигналы наружу и подключаете в top. Так все их примеры с pcie сделаны на чипах посильнее (с hard ip)

Спасибо, это действительно сработало!
Но один момент, есть баг, который не позволил применить этот метод в Quartus 18, 19, 20, все три пробовал. В интернете пишут что в Quartus 17 нормально - вот в нем и заработало! Пишут также что баг есть и в windows и в Linux.

[new123 0]

1 hour ago, AVR said:

есть баг, который не позволил применить этот метод

qsys не компильнулся? 

[wolfman 0]

Чт за баг?

Не с ресетом ли связанный?

[1891ВМ12Я 0]

4 hours ago, wolfman said:

Чт за баг?

Не с ресетом ли связанный?

Писиай ядро нихт синтезирен в qsys (стадия generate hdl), какие то файлы не может найти и прочее подобное. Баг и в виндовс и линукс. Я пробовал - на форумах пишут так. Пока работаю в Q 17.1