Jump to content

    
Sign in to follow this  
Leka

Внутренняя защита входов ПЛИС

Recommended Posts

Есть типовые схемы соединения интерфейсов. К примеру, TTL 3.3 к 3.3 можно подключать напрямую, 5 к 3.3 с резистором (если не заявлена толерантность к 5в), и т.д. Ну а если интересует общий случай, или, как в вашем эксперименте, надо подать больше чем разрешено в документации, то делайте просто внешние clamping diode, иначе сожжете все. И дело не во входном токе - для пробоя достаточно просто превысить напряжение на затворе транзистора (входе пада) на некую величину, а сколько там потом потечет тока, уже не важно - чип можно выбрасывать. Внешний диод защитит от перенапряжения -зашунтирует вход, сливая ток через себя, и при этом логика будет работать. Главное, если диод слишком мощный, то не спалить LDO/БП и т.д, :-)

Edited by Aleх

Share this post


Link to post
Share on other sites

Гореть там нечему, транзисторы защищены со всех сторон, кроме сквозного тока от нецифрового сигнала на цифровом входе.

Share this post


Link to post
Share on other sites
5 hours ago, Leka said:

Провел эксперимент. Пин настроен на вход без clamping диода, питание 3.3В. Меняю напряжение на входе, и смотрю ток пина микроамперметром. До 3.6В ток менее 0.1мкА, потом плавно увеличивается, при 4.2В 1мкА, при 4.5В 2мкА, дальше не стал поднимать напряжение.

Взял другую платку, которую не жалко.

Питание I/O примерно 2.5В (2шт ААА без стабилизатора), +25Ц. 4.2В - 1мкА, 4.8В - 10мкА, 5.0В - 20мкА.

Но есть ли какая деградация при 5В на входе - неизвестно.

ПЛИС - Циклон-4.

Share this post


Link to post
Share on other sites
3 hours ago, Plain said:

Гореть там нечему, транзисторы защищены со всех сторон

ESD-защита обычно основана не на стабилитронах, а на тиристорах и тп, которые быстро защелкиваются, и поддерживают низкое напряжение во время разряда большим током. Затворы при этом защищены RC цепочкой, и напряжение не успевает подняться до опасного уровня. А вот при плавном поднятии напряжения затворы могут пробиться до срабатывания ESD-защиты. 

Квартус не позволяет включить диодную защиту для дифференциального входа, непонятно почему.

Share this post


Link to post
Share on other sites

Еще один момент. Кроме статики, есть еще сетевая наводка. Через тело это м/б единицы мкА. Получаются десятки вольт на сопротивлении 10МОм, например. Так что у входов должна быть защита не только от напряжения статики (киловольты), но и от тока сетевой наводки (микроамперы). 

Share this post


Link to post
Share on other sites
10 часов назад, Leka сказал:

ESD-защита обычно основана не на стабилитронах, а на тиристорах

Никогда она не была ни на чём другом, кроме ограничителей — там пикосекунды, никакой тиристор на такое не способен.

 

10 часов назад, Leka сказал:

 не позволяет включить диодную защиту для дифференциального входа

Скорее всего, её там просто нет, за ненадобностью, и не понятно, зачем этот верхний диод понадобился Вам — если в смысле убрать подтяжку, то известно же, что не получится — у диффкаскада очень небольшой рабочий диапазон входа, вне которого он просто перестанет работать, но ничего не выгорит, поэтому лишний диод и убрали.

Share this post


Link to post
Share on other sites
6 hours ago, Plain said:

Никогда она не была ни на чём другом, кроме ограничителей

Схемы есть в инете. Возможно, для деградации входа имеет значение не только напряжение, но и время воздействия.

6 hours ago, Plain said:

Скорее всего, её там просто нет

Есть в I/O ячейке, можно включать/выключать для недифф. режима входа. При +25Ц, ток утечки самого диода мал, менее 1нА, общая утечка входа на уровне 10нА. Рабочий диапазон LVDS входа даже по паспорту 0..1,8В, реально почти до питания, и можно 3,3В питания давать.   

6 hours ago, Plain said:

зачем этот верхний диод понадобился

Для подстраховки, тк нет данных по допустимому току входа. Можно || подключить свободный пин, и там включить диод, но для конкретной разводки свободных соседних пинов нет. 

Функциональность при выходе за пределы рекомендуемых производителем режимов можно проверить, а вот деградацию - нет.

Share this post


Link to post
Share on other sites

Полазил по инету на тему конструктива КМОП, у ПЛИСин каждая нога является входом и выходом и должно быть примерно так:

Входные цепи высокоомные и влияния до пробоя оказывать не должны.

Куда подключена цепь 7 непонятно, а именно на нее должно стекать избыточное напряжение(The Larger of VCCIO or VPAD)

2021-04-24_10-04-18.png

Edited by Ivanii

Share this post


Link to post
Share on other sites
4 hours ago, Ivanii said:

Куда подключена цепь 7 непонятно, а именно на нее должно стекать избыточное напряжение

Пин может отдельную специальную схему защиты иметь для стекания заряда на землю.  

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this