Перейти к содержанию
    

Каковы технологические нормы ПП для DDR?

On 2/17/2021 at 10:37 AM, flammmable said:

На electronics.stackexchange говорят о случаях разводки на четырех слоях (включая слой земли и питания). И приводят фото на котором я намерил дорожки 0,125мм и via 0,5x0,2 мм.
А какими технологическими нормами (дорожка/зазор/переходное отверстие) и в сколько слоев вы разводите платы для DDR2/DDR3/DDR4 ?

 

вы хоть выбрали память и проц ?
какой шаг BGA ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

6 minutes ago, Frederic said:

вы хоть выбрали память и проц ?
какой шаг BGA ?

С какой целью интересуетесь?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1 minute ago, flammmable said:

С какой целью интересуетесь?

просто вопрос с мин. инфы  и большим разбросом (еще добавить DDR5) и получается ответ будет на 10 томов  :)
нормы, да и стэк для BGA 0.65 мм будет однозначно отличатся от 1 мм

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1 minute ago, Frederic said:

просто вопрос с мин. инфы  и большим разбросом (еще добавить DDR5) и получается ответ будет на 10 томов  :)
нормы, да и стэк для BGA 0.65 мм будет однозначно отличатся от 1 мм

Строго говоря, вопрос "какими технологическими нормами и в сколько слоев вы разводите DDR?" подразумевает ответ в одну строчку :) Причем для него не требуется знать, какие компоненты выбрал я :) Это не секрет, но хотелось бы вместо советов "А-а. Ну это тебе надо так-то и так-то. Вот там в даташите всё есть." послушать реальные кейсы. Понятно, что есть гайды от Микрона, где рекомендуют 6-8 слоев, описывают варианты стека и т.д. Понятно, что всё важно: и выравнивание дорожек и конденсаторы и возвратные токи по земле и "ОБЯЗАТЕЛЬНО!! посчитайте импеданс! ЭТА ВАЖНА!!". Тем не менее, меня интересуют случаи из практики, когда какой-либо рекомендацией пренебрегли и схема прекрасно-заработала/ни-в-какую-не-заработала.

Если у вас реальных случаев на 10 томов, буду рад почитать хотя-бы первую главу :)

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

12 minutes ago, flammmable said:

Строго говоря, вопрос "какими технологическими нормами и в сколько слоев вы разводите DDR?" подразумевает ответ в одну строчку :) Причем для него не требуется знать, какие компоненты выбрал я :) Это не секрет, но хотелось бы вместо советов "А-а. Ну это тебе надо так-то и так-то. Вот там в даташите всё есть." послушать реальные кейсы. Понятно, что есть гайды от Микрона, где рекомендуют 6-8 слоев, описывают варианты стека и т.д. Понятно, что всё важно: и выравнивание дорожек и конденсаторы и возвратные токи по земле и "ОБЯЗАТЕЛЬНО!! посчитайте импеданс! ЭТА ВАЖНА!!". Тем не менее, меня интересуют случаи из практики, когда какой-либо рекомендацией пренебрегли и схема прекрасно-заработала/ни-в-какую-не-заработала.
 

Quote

ну да, в одну строчку :)
для 1мм между via ты протянешь две дорожки
для 0.65 только одну (если без mvia)
вот считай как сразу стэк изменится и все остальное

как я писал Uree развел DDR3 на двух слойке, можешь найти на тут на форуме его пост с фоткой платы


Если у вас реальных случаев на 10 томов, буду рад почитать хотя-бы первую главу :)

Quote

мой опыт DDR2 и DDR3 на борту по два корпуса
рекомендации не игнорирую + проверки + моделирование

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

32 minutes ago, Frederic said:

мой опыт DDR2 и DDR3 на борту по два корпуса
рекомендации не игнорирую + проверки + моделирование

  Разводите на 6 слоях и более? Нормы: 0,1 дорожка/0,2 отверстие и менее? Или бывали случаи, где было 4 слоя и/или 0,125 дорожка?

Изменено пользователем flammmable

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

14 minutes ago, flammmable said:

  Разводите на 6 слоях и более? Нормы: 0,1 дорожка/0,2 отверстие и менее? Или бывали случаи где было 4 слоя и/или 0,125 дорожка?

 

для разводки необходимо 4 сигнальных слоя, ширина от 0.091 до 0.1016 (зависит от завода)
иногда использую Bottom до 0.1778 (можно было и внутренний слой использовать, но тогда стабы большие)
переходное от 0.15 mvia, 0.2 до 0.25

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

7 minutes ago, Frederic said:

для разводки необходимо 4 сигнальных слоя

Иными словами, общее количество слоев (с учетом земляных слоев и слоев питания) во всех ваших проектах, где есть DDR2-DDR3, от 6 штук и более, верно?  

Изменено пользователем flammmable

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

29 minutes ago, flammmable said:

Иными словами, общее количество слоев (с учетом земляных слоев и слоев питания) во всех ваших проектах, где есть DDR2-DDR3, от 6 штук и более, верно?  

 

6шт это мягко сказано
от 12 до 16, надо еще и шины данных 64 разрядные + к ним адресные и управляющие протянуть и выровнять
а DDR так сказать мелкий апендикс :biggrin:

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

9 minutes ago, Frederic said:

6шт это мягко сказано
от 12 до 16, надо еще и шины данных 64 разрядные + к ним адресные и управляющие протянуть и выровнять
а DDR так сказать мелкий апендикс :biggrin:

Большое спасибо!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Добрый день! Подскажите, пожалуйста, стандарт где можно прочитать о выравнивании байт в группах DQ. Сам я не занимаюсь трассировкой, но отвечаю за проект. От подрядчика получил референс платы, где линии выравнены по группам, но не все одновременно. Разбег между, например,  DQ[7..0], DQ[15..8] и т.д.  составляет 10-20 мм. Это нормально?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Стандарт это хорошо, но лучше смотреть рекомендации и application notes на те микросхемы, которые Вы применяете. Иногда бывают неприятные сюрпризы из-за которых может не проходить write leveling и т.д. Что у Вас выступает в качестве контроллера?

Если хочется именно стандарта - см.  JESD79-3F

 

Пароль: electronix.ru

JESD79-3F DDR3 Standard.pdf.7z

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Спасибо за ответ! SoC Baikal M1000, апнотов не дают или нет, кто их знает. В стандарте не нашел ответ на свой вопрос. Если вкратце, все длины проводников от SoC до разъема DIM DDR4 должны быть выравнены включая DQS и CK? или можно по группам DQ[7..0] и DQS0?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

17 минут назад, feduke сказал:

SoC Baikal M1000, апнотов не дают или нет, кто их знает.

Я слышал, что у них есть reference design для материнки. Поэтому и appnote на тему проектирования топологии должен быть.

В любом случае почитайте приложенный документ от Микрона. Я думаю Вы найдете в нем ответы на большую часть вопросов.

TN-41-08 - Micron Technology.pdf

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...