Jump to content

    
Sign in to follow this  
Kostochkin

xilinx 10G baser функция bitslip

Recommended Posts

Здравствуйте.

Есть вопрос по поводу реализации функции bitslip трансивера GTY для 10G baser, кодировка 64/66.

При принятии неправильной преамбулы 66-битного слова (2'b11 или 2'b00) надо поднять на 1 такт сигнал bitslip = 1'b1, для того чтобы чуть задержать десериалайзер. Получить от трансивера slipdone.

Вопрос а сколько минимум нужно держать паузу(в тактах) между получением slipdone и поднятием bitslip? Или можно сразу поднимать bitslip после slipdone, если опять на приёмнике есть неправильная преамбула?

Благодарю.

 

Share this post


Link to post
Share on other sites

Приветствую!

Не  помню  такого сигнала (slipdone)  в самом GTY.

После  применения bit_slip  вам надо дождаться чтобы  все изменения устаканились и дошли до вашего анализатора. При soft реализации PCS этим  обычно управляет  соответствующая FSM в  которой обычно закладывают  требуемую задержку (учетом длинны вашего datapath) после применения очередного bit_slip. 

 

Удачи! Rob.  

Share this post


Link to post
Share on other sites
4 minutes ago, RobFPGA said:

Не  помню  такого сигнала (slipdone)  в самом GTY.

Да, точно, такого сигнала нет, перепутал.

Значит, надо просто дождаться правильной преамбулы какое-то время (я думаю тактов 12-16), и если она не пришла, то опять поднять bitslip.

Благодарю.

Share this post


Link to post
Share on other sites

Приветствую!

4 minutes ago, Kostochkin said:

Да, точно, такого сигнала нет, перепутал.

Значит, надо просто дождаться правильной преамбулы какое-то время (я думаю тактов 12-16), и если она не пришла, то опять поднять bitslip.

Благодарю.

Процесс  синхронизации  расписан в  стандарте, там приводится примерная FSM с требуемым числами  счетчиков валидных/невалидных состояний. 
Да и в описании GTY  тоже похожее есть  - UltraScale Architecture GTY Transceivers UG578 "Figure 4-54: Block Synchronization State Machine".  

 

Удачи! Rob.

Share this post


Link to post
Share on other sites
15 minutes ago, RobFPGA said:

Приветствую!

Процесс  синхронизации  расписан в  стандарте, там приводится примерная FSM с требуемым числами  счетчиков валидных/невалидных состояний. 
Да и в описании GTY  тоже похожее есть  - UltraScale Architecture GTY Transceivers UG578 "Figure 4-54: Block Synchronization State Machine".  

 

Удачи! Rob.

Благодарю.

Share this post


Link to post
Share on other sites

Здравствуйте.
Xilinx, US+.
Есть ядро PCS 10Gbase-r 32бита для трансивера PHY.
В симуляции в vivado 2018.2 работает, выход трансивера замыкаю на вход, получаю на шине RX xgmii пакеты, посланные с TX xgmii.
Теперь перегенерировал трансивер и установил байпасс TX и RX вместо эластичных буферов и
соответственно синхронные gearbox, синхронизация в автоматическом режиме.
Сделал стейт машину bypass для TX  и  bitslip для RX как указано в мануале.
Клоки rxuserclk и rxuserclk2 подключил к txuserclk и txuserclk2,
установил TX master bypass, RX - slave bypass, установил параметры, как указано в мануале.
После того как пришел tx_reset_done дожидаюсь поднятия GTYE4_CHANNEL_TXSYNCDONE.
Следом опускаю rx_reset, жду rx_reset_done, начинается синхронизация по bitslip.
Но в симуляции выравнивание через bitslip не происходит, постоянно сыпятся неверные преамбулы.
Функцию битслип делаю так: если пришла верная преамбула, инкрементирую счетчик верных преамбул,
если пришла неверная преамбула, сбрасываю счетчик верных преамбул, поднимаю GTYE4_CHANNEL_RXGEARBOXSLIP на один такт,
жду 16 тактов и всё заново. Синхронизация при достижении счетчиком верных преамбул 64.
Но этого не происходит. Где-то какой-то рассинхнон.
Может кто этим занимался, подскажите что я упустил?
Прилагаю картинки.

 

Благодарю.

 

ps1.jpg

ps2.jpg

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this