Kronac 0 8 февраля, 2021 Опубликовано 8 февраля, 2021 · Жалоба Добрый день. Поднимаю JESD204B для работы с АЦП AD9208BBPZ-3000. Работаю с XILINX в Vivado 2018. ПЛИС - Kintex Ultrascale. Перечитал мануалы по IP ядрам, другую документацию.. Не могу разобраться какой частоты требуется формировать сигнал "SYSREF". Моя опора для АЦП: 1792 MHz. Опора для ядра JESD: 224 MHz. L - 8 Линий; M- 1 конвертер; F - 2 Фрейма; К - 32 Мультифрейма; Line Rate - 8.96 Gbps; Subclass 1. В некоторых мануалах видел, что sysref должен быть кратен частоте мультифрейма. 224 /32 . Но я не уверен что это точно, потому что в другом месте читал, что он должен быть не больше 5 МГц, а у меня вышло 7... Буду очень благодарен, если найдутся люди, которые просветят меня в этом вопросе. AD9208BBPZ-3000.pdf pg066-jesd204.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexadmin 0 8 февраля, 2021 Опубликовано 8 февраля, 2021 · Жалоба Все совершенно верно. Кратен частоте мультифрейма, чтобы регулярно приходящий sysref не сбивал счетчик мультифреймов. Про 5 МГц не помню, но если вас пугает 7, то сделайте 3,5МГц - сама частота не важна. В ряде случаев и вовсе подают sysref однократно, а потом выключают, чтобы не было лишнего шума на плате. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kronac 0 8 февраля, 2021 Опубликовано 8 февраля, 2021 · Жалоба 1 hour ago, alexadmin said: Все совершенно верно. Кратен частоте мультифрейма, чтобы регулярно приходящий sysref не сбивал счетчик мультифреймов. Про 5 МГц не помню, но если вас пугает 7, то сделайте 3,5МГц - сама частота не важна. В ряде случаев и вовсе подают sysref однократно, а потом выключают, чтобы не было лишнего шума на плате. Спасибо большое, буду пробовать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
likeasm 0 8 февраля, 2021 Опубликовано 8 февраля, 2021 · Жалоба https://github.com/analogdevicesinc/hdl тут есть бесплатные библиотеки JESD и примеры проектов от AD. Если порыть тут https://github.com/analogdevicesinc/linux, то можно найти управляющие драйверы для linux от AD. sysref еще нужно правильно подать относительно времянок опоры, setup и hold никто не отменял, страницы 10, 11 AD9208BBPZ-3000.pdf Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gosha-z 2 9 февраля, 2021 Опубликовано 9 февраля, 2021 · Жалоба Собственно, AD9528 для этого существует. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
alexadmin 0 9 февраля, 2021 Опубликовано 9 февраля, 2021 · Жалоба Да, если АЦП всего один и/или не беспокоит детерминированная латентность, то можно вообще без sysref. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Kronac 0 10 февраля, 2021 Опубликовано 10 февраля, 2021 (изменено) · Жалоба On 2/9/2021 at 12:52 AM, likeasm said: https://github.com/analogdevicesinc/hdl тут есть бесплатные библиотеки JESD и примеры проектов от AD. Если порыть тут https://github.com/analogdevicesinc/linux, то можно найти управляющие драйверы для linux от AD. sysref еще нужно правильно подать относительно времянок опоры, setup и hold никто не отменял, страницы 10, 11 AD9208BBPZ-3000.pdf Добрый день. Спасибо, про это знаю, читал. У меня не много замудрённая схема (придуманная разработчиком платы). Суть в том, что я формирую у себя в ПЛИС SYSREF, отдаю его на выход (SYSREF_out), там он проходит уже по плате через синхронизатор с опорным клоком и поступает на АЦП (у меня их 2) и обратно в ПЛИС (SYSREF_in). Когда SYSREF (SYSREF_in) возвращается в ПЛИС, я его уже напрямую подаю в 2 ядра JESD. В общем я как думаю формировать SYSREF_out, есть входная частота полученная со специального пина для ядер JESD (как rx_core_clk ). Хочу завести её на PLL и с неё поделить на 32. Изменено 11 февраля, 2021 пользователем Kronac Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
1891ВМ12Я 0 12 июля, 2021 Опубликовано 12 июля, 2021 · Жалоба On 2/9/2021 at 12:52 AM, likeasm said: https://github.com/analogdevicesinc/hdl тут есть бесплатные библиотеки JESD и примеры проектов от AD В аннотации говорится, что при особом желании можно натянуть ядро и на другие АЦП, в смысле не от ADI, однако это нарушит лицензию GPL. Кто-нибудь пробовал ее для реального АЦП? Я только погружаюсь в этот кошмар, сижу отхожу от шока ценника на ядро jesd204b от Xilinx. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
warrior-2001 0 12 июля, 2021 Опубликовано 12 июля, 2021 · Жалоба 59 минут назад, AVR сказал: В аннотации говорится, что при особом желании можно натянуть ядро и на другие АЦП, в смысле не от ADI, однако это нарушит лицензию GPL. Кто-нибудь пробовал ее для реального АЦП? Я только погружаюсь в этот кошмар, сижу отхожу от шока ценника на ядро jesd204b от Xilinx. Коллеги пытались использовать ядро для ЦАПов от Техасов (ТИ). Сходу не получилось, а потом им таки купили ядро готовое. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
likeasm 0 13 июля, 2021 Опубликовано 13 июля, 2021 · Жалоба Натягивали на AD9680, на Texas не пробовали, позже будем пробовать. Физика jesd у Xilinx бесплатная, использовали ее, а core логику и axi управление от AD. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
CF755 0 26 июля, 2023 Опубликовано 26 июля, 2023 · Жалоба Честно говоря, если выключены все эти скремблеры и прочая лабуда, то жесть для приёма с ацп довольно спокойно руками поднимается. Ну разве что из вышеуказанных решений AD или Ti стоит выдрать блок, декодирующий 8b/10b. Хотя, и он спокойно руками пишется, да и готовых сторонних с открытым кодом есть. Кстати, и синхронизация по sysref, если уж приспичило использовать подкласс 1, тоже элементарно в приёмном буфере делается. Короче говоря, в "минимальной комплектации" встаём за правильно настроенными serdes'ом с CDR и понеслась. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться