[nmurzin 0]

Здравствуйте.
До сегодняшнего дня работал с ПЛИС Intel(Altera).
Сейчас предполагается проект, в котором ПЛИС должна работать с DDR3 емкостью 8Gbit.
Контроллеры памяти в семействе Cyclon-5 поддерживают DDR3 емкостью не более 4GBit.
В семействе Cyclon-10 не нашел внятной информации.

Обратил свой взор на Xilinx, а именно на семейство Spartan-7.
С Xilinx ни когда дело не имел.
Вопросы следующие:
 - Какой софт нужен для работы?
 - Софт нужно обязательно покупать или есть бесплатный вариант? 
 - Есть ли в России проверенные грамотные поставщики, которые могут оказать и техническую поддержку?

Да вообще с чего начать при переходе с Intel(Altera) на Xilinx ?
Что и где в первую очередь лучше почитать для наиболее быстрого и безболезненного перехода? 

[litv 0]

1) Xilinx Soft free  - https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html

2) Поддерживаемые им приборы - https://www.xilinx.com/products/design-tools/vivado/vivado-webpack.html#tabAnchor-architecture 

Сайт Xilinx наполнен виде туториалами примерами и документами и wiki.

Его родимого и читать.

Поставщик Inline.

[iosifk 3]

А ещё поставщик - макгрогруп. смотрите запись вебинаров у них на сайте. кроме этого есть сайт плис ру и плис кажется 2ru там тоже выложены статьи Тарасова. и на сайте журнала компоненты и технологии статьи Тарасова поищите.

Когда поставите ксайлинсовский Soft, поищите там где-нибудь должен быть Файлик либ гайд и в нём описанны все примитивы которые есть в микросхемах.

[dxp 33]

Насколько я понял, в CycloneV использовался аппаратный контроллер DDR. У Xilinx в 7-м семействе, к которому относится и Spartan-7, нет аппаратных контроллеров DDR, они генерируются на логике с помощью MIG (Memory Interface Generator). Если переходить от аппаратного к программному, может стоит рассмотреть такую возможность и на Альтере - их софтовый контроллер памяти какой объём может адресовать? Может и переходить не придётся.

 

Кстати, CycloneV скорее соответствует Artix-7, который потолще Спартана.

[RadiatoR 2]

А где у Xilinx найти хардварный ли контроллер DDR у серии/чипа?

В разделе Memory у них только у Zynq* подписано, что он имеет hard memory controller. Ни у одной серии больше такого нет. Или это в целом у них подход реализовывать интерфейсы софтверно?

У альтеры нагляднее выглядит таблица характеристик.

[dinam 1]

14 часов назад, nmurzin сказал:

Здравствуйте.
До сегодняшнего дня работал с ПЛИС Intel(Altera).
Сейчас предполагается проект, в котором ПЛИС должна работать с DDR3 емкостью 8Gbit.
Контроллеры памяти в семействе Cyclon-5 поддерживают DDR3 емкостью не более 4GBit.
В семействе Cyclon-10 не нашел внятной информации.

Просто Cyclone-10 не существует. Cyclone-10 LP не поддерживает DDR3. Cyclone-10 GX поддерживает. Я бы на вашем месте, чтобы точно понять какой максимальный объем можно подсоединить к конкретной FPGA, сделал бы это с помощью Quartus IP Catalog. Ну или воспользоваться EMIF Spec Estimator, но там вроде не всё так подробно.

[Burenkov 0]

18 hours ago, nmurzin said:

Контроллеры памяти в семействе Cyclon-5 поддерживают DDR3 емкостью не более 4GBit.

Используйте два контроллера.

Вот плата с Cyclone V и 8 Gb DDR3, скачайте примеры, посмотрите как сделано 

https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=167&No=1159&PartNo=1

 

[Bad0512 2]

5 hours ago, RadiatoR said:

А где у Xilinx найти хардварный ли контроллер DDR у серии/чипа?

В разделе Memory у них только у Zynq* подписано, что он имеет hard memory controller. Ни у одной серии больше такого нет. Или это в целом у них подход реализовывать интерфейсы софтверно?

У альтеры нагляднее выглядит таблица характеристик.

У Спартана6 точно есть хардварный контроллер.

[makc 192]

6 часов назад, RadiatoR сказал:

В разделе Memory у них только у Zynq* подписано, что он имеет hard memory controller. Ни у одной серии больше такого нет. Или это в целом у них подход реализовывать интерфейсы софтверно?

Только нужно учитывать, что у Zynq hardware controller относится к процессорному ядру (PS), а не к программируемой логике (PL). Технически его можно использовать из PL, но это совсем не то, что было в виде MCB у Spartan-6.

1 час назад, Bad0512 сказал:

У Спартана6 точно есть хардварный контроллер.

Не уверен, что можно подключить к нему 8 ГБит:

Цитата

Features and Benefits
The key features and benefits of the Spartan-6 FPGA memory controller block are:
• DDR, DDR2, DDR3, and LPDDR (Mobile DDR) memory standards support
• Up to 800 Mb/s (400 MHz double data rate) performance
• Up to four MCB cores in a single Spartan-6 device. Each MCB core supports:
   • 4-bit, 8-bit, or 16-bit single component memory interface
   • Memory densities up to 4 Gb
   • Up to 12.8 Gb/s aggregate bandwidth
• Configurable dedicated multi-port user interface to FPGA logic
   • 1 to 6 ports per MCB depending on configuration
   • 32-, 64-, or 128-bit data bus options
   • Bidirectional (R/W) or unidirectional (W only or R only) port options

 

 

Ответы на форумах подтверждают это ограничение.

[quato_a 3]

Инфа по параметрам DDR3 (поддерживает до 8 Гб)

https://www.xilinx.com/support/documentation/ip_documentation/mig_7series/v4_2/ds176_7Series_MIS.pdf

Speed Grade DDR3 для Artix-7 - таблица 16 (см. -2 speed, это максимальный для ПЛИС с бесплотной средой разработки)

https://www.xilinx.com/support/documentation/data_sheets/ds181_Artix_7_Data_Sheet.pdf

Скорости для других ПЛИС (Spartan/Kintex/Virtex) есть в совершенствующих подобных даташитах.