Jump to content

    

Recommended Posts

Всех приветствую. 
   Пытаюсь запустить DSP Black Fin ADSP-BF532BSTZ400. Загрузка по SPI из FLASH, т.е. BMODE[1:0]=11. 
Тактирование подаю внешнее на ногу CLKIN. Проц не шевелится совсем - нет никой реакции на RESET# 
ни на PF2(CS#  FLASH), ни на SCK (тактовом выходе SPI). Часто при нажатии RESET#  на выходе CLKOUT 
проскакивает частота равная F_CLKIN * 10(что, в общем нормально для дефолтного состояния). Но это всё. 
Больше никакой реакции на RESET#  нет. Причём это не на единичной микросхеме, я попробовал штук пять 
и везде одно и то же.
   Ранее приходилось иметь дело с ADSP-BF537 - там всё работало без проблем вообще. 
В чём косяк? 
Подскажите кто знает пожалуйста.

Share this post


Link to post
Share on other sites
5 hours ago, _pv said:

питание ядра ещё бы посмотреть, особенно если оно внутренним регулятором делается.

Питание ядра отдельным источником.

 

7 hours ago, aaarrr said:

 На BR, MISO, NMI, JTAG подтяжки в нужном направлении есть?

На BR подтяжка к плюсу есть, а остальное как то не смотрел. При подключении ADSP-BF537 помнится вообще не заморачивался подтяжками всё и так работало...

Share this post


Link to post
Share on other sites

Был у меня "попадос" с BF561: хотел загружать его с внешней SPI флешки, уже и плату свою изготовили. Не грузится. Потом от безвыходности заглянул в еррату, в которой написано, что чип с ревизией кристалла 0.3 не поддерживает этот режим загрузки (из-за ошибки в ПЗУ внутреннего загрузчика).

Сейчас попытался найти еррату на BF532: не вышло, куда-то её далеко Analog Devices спрятал.

Мотет быть та же проблема?

Share this post


Link to post
Share on other sites

Вот что нашел по ревизиям:

 

"На ревизиях кристалла (silicon revision) 0.2 и ниже биты CPHA и CPOL в регистре управления SPI (SPI Control, SPICTL) оба были установлены в 1. По этой причине память SPI может детектировать ошибочный фронт на сигнале тактов, когда он восстанавливается из третьего состояния. Если процесс загрузки терпит неудачу в такой ситуации, то верхний подтягивающий резистор на сигнале SPICLK позволит смягчить проблему. На кристалле silicon revision 0.3 это было исправлено установкой CPHA = CPOL = 0 в регистре управления SPI (SPICTL). Silicon revision 0.3 работает надежно и с pull-up резистором на SPICLK. Таким образом платы, которые поставляются с разными ревизиями кристалла, могут безопасно иметь верхний нагрузочный резистор на сигнале SPICLK. Однако Вы можете заметить на осциллографе, что на silicon revision 0.3 сигнал SPICLK неожиданно становится в уровень лог. 1, когда сигнал PF2 снят."

 

Вроде как выходит, что загрузчик работает. Были проблемы с SPICLK, но и их решили.

Edited by MPetrovich

Share this post


Link to post
Share on other sites
57 minutes ago, aaarrr said:

А JTAG не в воздухе?

Да как JTAG может влиять на загрузчик то? Я вообще никогда им не заморачивался, это ж отдельная структура в кристале.

Share this post


Link to post
Share on other sites
2 hours ago, MPetrovich said:

Да как JTAG может влиять на загрузчик то? Я вообще никогда им не заморачивался, это ж отдельная структура в кристале.

Легко: поставит кристалл в "неудобное положение" и готово. В любом случае он не должен быть брошен, встроенных подтяжек нет.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this