Jump to content

    

Recommended Posts

On 12/13/2020 at 12:14 AM, Strob said:

пункт 1.3.5 стандарта раскрывает смысл этой цитаты из вступления.

Вот пример настоящего VHDL 2008.

Благодарю, это уже дело.

On 12/13/2020 at 12:14 AM, Strob said:

И для этого есть библиотека )) UVVM.

Видел да, как раз после AVM/VMM/OVM/UVM начали делать. Вот тут как раз вопрос, на который вы не ответили, про классы и интересен,  как там создаются и удаляются динамические объекты, которые моделируют окружение, и их можно динамически подключать и отключать от проекта, как сделано расширение, переопределения свойств этих объектов если нет инкапусляции, наследования и полифморфизма? Так то верификационное окружение на многих языках писали, вот только косо и криво получалось. Особенно когда симмуляторы плохо оптимизировали код и все верификацонное моделировалось как RTLное, что можно было просто заметить по скорости моделирования и затратам памяти симуляторов.

On 12/13/2020 at 12:14 AM, Strob said:

Как бы там ни было, спорить бессмысленно, SV лучше поддержан в части верификации, чем VHDL, и это существенно более важная особенность, нежели выяснение чего там нет или есть в языке. VHDL 2019 вообще почти все нововведения сконцентрировал вокруг верификации. А толку то, если его поддержку мы может и увидим году в 2040.

об чем и речь, поезд стремительно уходит, все нововведения выродятся в тот же SV с другими ключевыми словами, т.к. парадигма одна. А раз нет существенной разницы, то и развивать будут долго, а разрабатывать/зарабатывать деньги нужно уже сейчас)

Share this post


Link to post
Share on other sites
2 hours ago, des00 said:

Вот тут как раз вопрос, на который вы не ответили, про классы и интересен,  как там создаются и удаляются динамические объекты, которые моделируют окружение, и их можно динамически подключать и отключать от проекта, как сделано расширение, переопределения свойств этих объектов если нет инкапусляции, наследования и полифморфизма?

Про динамическое отключение-подключение не смогу ответить. Возможно нельзя, возможно не знаю как. 

Инкапсуляции в vhdl действительно нет. И наверное не будет никогда.

Наследования в vhdl возможны, через ключевое слово new. Поддержку никогда не проверял. Возможно не поддержано инструментами.

Полиморфизм в vhdl существует как в виде передачи через генерики(в т.ч. типов, пэкэджей и функций - vhdl 2008) так и через анонимные типы(vhdl 2019) или неопределенные типы(сейчас не помню появилось ли это в 2008, или раньше было).

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.