[dsp 0]

Занимаюсь разработкой аудио IP ядер (возможные применения -

сфера pro audio). Verilog, systemverilog. В основном - Xilinx, но возможно 

и Altera. В данный момент есть законченное IP core - Biquad Array. 

256 канальный массив IIR фильтров, в каждом канале 8 биквадов, 

варианты с single и double float point арифметикой, latency processing -

один такт дискретизации входного аудиосигнала 96 кгц, небольшой обьем

занимаемых ресурсов. На подходе ядра - dynamic compressor и т.д.

Возможно разработка и других, не связанных с этой темой IP.

При заинтересованности связаться можно по почте: [email protected]