[dimka76 42]

1 hour ago, Vasily_ said:

Я не знаю что там в Элитане пишут эффективные менеджеры, в миру разницы практически нет.

Как это нет !?

По вашей ссылке разница в цене между первой и последней строчкой в 1,5 раза !!!

[Vasily_ 45]

6 часов назад, dimka76 сказал:

Как это нет !?

По вашей ссылке разница в цене между первой и последней строчкой в 1,5 раза !!!

Да-уж, что еще можно сказать, если вы тупо сравниваете строчки.

[dimka76 42]

2 minutes ago, Vasily_ said:

Да-уж, что еще можно сказать, если вы тупо сравниваете строчки.

А что можно сказать ?

[Vasily_ 45]

16.11.2020 в 18:46, Arlleex сказал:

О как.

Вчера пытался заморозить чип ревизии А, не получилось, контроллер всегда стабильно стартует.

Морозил до -25с морозилка меньше не выдает.

[Arlleex 131]

2 часа назад, Vasily_ сказал:

Вчера пытался заморозить чип ревизии А, не получилось, контроллер всегда стабильно стартует.

Морозил до -25с морозилка меньше не выдает.

ИМХО, там все-таки есть какой-то плюс/минус относительно этих -20 градусов.
Как правило, если есть документированная особенность - я ей верю на слово

[Vasily_ 45]

35 минут назад, Arlleex сказал:

если есть документированная особенность - я ей верю на слово

Там и выход из ситуации описан.

[Arlleex 131]

24 минуты назад, Vasily_ сказал:

Там и выход из ситуации описан.

У меня на всех девайсах стоит внешний супервизор (WDT + BOR на 2.9В), так что все норм

[TU-104 0]

Вдруг кому пригодится. Пользуюсь примером от  Атмела  gmac_lwip GMAC lwIP Example.

Включен аппаратный подсчет CRC на передачу и приём (биты GMAC_NCFGR_RXCOEN и GMAC_DCFGR_TXCOEN), программный подсчёт в lwip отключен.

При отправке пакета UDP необходимо поле UDP checksumm занулять.

Похоже, что МАС-контроллер пересчитывает её с учётом этих байтов, и если там уже лежит правильная сумма, то в пакет в эти поля вставляется FFFF.

При этом для TCP и для ICMP ничего подобного не наблюдается, для IP-header checksumm тоже. 

 

Похожее же было и с STM32, но там нужно было занулять поля чексуммы только для icmp, остальные нормально считались.

 

 

[TU-104 0]

- Может кто подскажет, а зачем сделаны 64-разрядными  шины DTCM (2x32) и ITCM(64)  ?

В его ассемблере (я не изучал) есть инструкции для загрузки 64-битных данных?

Посмотрел инструкции cortex-m7 по работе с памятью ADR/LDR - у них операнды 32-хразрядные. Если по этим шинам и так доступ без задержек, выполняется за 1 цикл, то зачем шина данных DTCM удвоенная? Как это можно использовать из Си-программы?

- Можно ли область ITCM использовать под данные? (К примеру, если не нужно переносить код в память, а itcm+dtcm включаются вместе) 

Изменено 14 декабря, 2020 пользователем TU-104

[jcxz 184]

2 часа назад, TU-104 сказал:

Посмотрел инструкции cortex-m7 по работе с памятью ADR/LDR - у них операнды 32-хразрядные.

Ищите LDRD/STRD. Кроме того есть команды LDM/STM, которые теоретически тоже могут быть ускорены 64-битным доступом.

Кроме того CM7 имеет FPU умеющий double-арифметику с соответствующими командами загрузки/выгрузки памяти (не знаю - умеет ли double данный МК? это implementation specific). Опять-же - внимательнее см.мануал на систему команд CM7.

[HardEgor 63]

5 часов назад, TU-104 сказал:

Посмотрел инструкции cortex-m7 по работе с памятью ADR/LDR - у них операнды 32-хразрядные. Если по этим шинам и так доступ без задержек, выполняется за 1 цикл, то зачем шина данных DTCM удвоенная? Как это можно использовать из Си-программы

Например чтобы одновременно считать два 32-разрядных слова и сразу положить в два регистра. Использовать никак - логика использования зависит от внутренней микропрограммы ядра.

[mantech 34]

14.12.2020 в 13:07, TU-104 сказал:

Может кто подскажет, а зачем сделаны 64-разрядными  шины DTCM (2x32) и ITCM(64)  ?

Наверно, чтоб в режиме конвейера передавать сразу 2 32х битных команды, как еще в первых пентиумах было, там вообще о 64х битных процах еще никто не думал...Иначе как добиться быстродействия более 1 команды на такт..

Изменено 20 декабря, 2020 пользователем mantech

[TU-104 0]

SAME70. Кто-нибудь использовал в нём выход частоты из встроенной PLLA? 

Почему-то у меня она получилась дёрганная и на это дёрганье как-то влияет FreeRTOS.

Вот такая картинка в даташите, можно любой клок выдать на три определённых ноги PCK_0..2

Включаю выход PCK_1, источник выбираю PLL, делитель на 12 (300/12=25МГц)

  #define PIN_PCK_1  {PIO_PA17B_PCK1, PIOA, ID_PIOA, PIO_PERIPH_B, PIO_DEFAULT}

  PMC->PMC_SCDR = PMC_SCDR_PCK1;  // disable PCK 1
  while ((PMC->PMC_SCSR)& PMC_SCSR_PCK1);
  PMC->PMC_PCK[1] = PMC_PCK_PRES(11)| PMC_PCK_CSS_PLLA_CLK; //PMC_PCK_CSS_MCK; //;
  PMC->PMC_SCER = PMC_SCER_PCK1;
  while (!((PMC->PMC_SR) & PMC_SR_PCKRDY1));

 

В пустом проекте всё красиво выводится, осциллограф в режиме запоминания показывает сдвиги меньше 1 нс

НО как только запускаю FreeRTOS, частота начинает "дёргаться" - фронты двигаются на  +-5нс.

 

Пробовал убрать все задачи - дёрганья есть, т.е. не в моих задачах дело.

Пробовал в xPortSysTickHandler() поставить return - дёрганья пропадают.

Появляются где-то в этом 1мсек обработчике  xPortSysTickHandler

   portDISABLE_INTERRUPTS();
    {
        /* Increment the RTOS tick. */
        if( xTaskIncrementTick() != pdFALSE )
        {
            /* A context switch is required.  Context switching is performed in
             * the PendSV interrupt.  Pend the PendSV interrupt. */
            portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET_BIT;
        }
    }
   portENABLE_INTERRUPTS();
}

 

PS. Если выводить 24МГц на ту же ногу, но от источника UPLL, то никаких дёрганий нет

PPS убирал из этого обработчика по очереди всё что можно. Выяснил пока, что инструкции __DSB() ISB() в прерывании от СисТика "портят" частоту на ноге PCKxx. Как такое вообще может быть?

ppps. Выглядит, что на дёрганье частоты PLLA влияет вообще всё - и прерывания и какой-либо код (не относящийся к работе с pll и с  периферией портов). При этом с UPLL такого нет

 

 

 

Изменено 8 сентября, 2023 пользователем TU-104

[TU-104 0]

Ну и ещё добавлю новость: в новой еррате написано не использовать SDRAM. И на страничке рекламы и в новом даташите сдрам контроллера нет...

зато цветные колонтитулы добавили

Изменено 8 сентября, 2023 пользователем TU-104

[TU-104 0]

On 9/7/2023 at 1:05 PM, TU-104 said:

SAME70. Кто-нибудь использовал в нём выход частоты из встроенной PLLA? 

вообще всё - и прерывания и какой-либо код (не относящийся к работе с pll и с  периферией портов). При этом с UPLL такого нет

Перепроверил всё ещё несколько раз - запустил демо-пример на двух платах.

При выводе PLLA на пин - есть джиттер. При выводе UPLL - нету.

Если ядро отладчиком остановить - то частота на ножке стабильна.

Если ядро работает (в примере опрашивает регистр уарта, ждёт нажатия кнопки), то появляется такой вот "джиттер":