Jump to content

    
Turgenev

CST MW согласование транзистора

Recommended Posts

9 minutes ago, Turgenev said:

А как выбрать длину/скорость спада до чисто активных 50 Ом? 

Open является проблемным из-за паразитной емкости, которая может образоваться в том месте, где должен устанавливаться транзистор? Мне казалось, что там очень маленькая емкость, потому что ширина транзистора ну около 5 мм в среднем. Или причина в другом?

Гуглим Klopfenstein Taper

Open имет проблемы т.к нет внятного определения  что делать с подложкой- она продолжается после окончания полоска или тоже прерывается. Т,е возможны оба варианта но модель паразитных емкостей в полиноме описания нагрузки различная.

Для калибровки такого сетапа используем TRL Calibration (Through – Reflect – Line)  ZVA это умеет из коробки.

 

Share this post


Link to post
Share on other sites
7 hours ago, Turgenev said:

ПП9138А

Смотрю на фото и не покидает ощущение, что там написано ПП9136А

 

7 hours ago, Turgenev said:

Беседовал по этому поводу с производителем. Как я понял, ими был применен деимбидинг транзистора и референсные плоскости были отнесены к пинам транзистора. Как рассказывал начальник лаборатории у них есть оснастка из 2х плат, на которых только 50волновые дорожки. И третья плата с такой же 50 омной дорожкой, но сама плата шириной строго с транзистор. В итоге они проводят измерения на ХХ  двух плат, потом соединяют 2 платы (запаивая) измеряют проходную характеристику, а четвертое измерение- вставляют между 2х плат 3ю шириной с транзистор и измеряют задержку. Последним измерением они заменяют измерение на КЗ 2х плат. Может коряво объяснил, если будет надо схематично нарисую. У меня вызвало сомнение их спаивание при измерении проходной характеристики и задержки- слишком топорно, но меня заверили, что все норм и работает (результаты моделирования сходятся с измерениями) на частотах 3-4ГГц.

А, ну тогда примерно понятно. Измерение они проводят когда ноги транзистора распаяны на 50-омную линию, а в реальной плате ноги транзистора висят над огромным полигоном, а потом над щелью между корпусом и платой, т.е. там нигде 50 омами даже не пахнет. Как думаете, что там будет с адекватностью снятых характеристик?

В принципе, такая детально отрисованная в CST модель уже позволяет самостоятельно посчитать характеристику голого транзистора, т.е. сделать то, что должен был сделать изготовитель, только более разумным способом. В идеале вам надо было бы вначале спаять половинки изготовленной платы без транзистора, но с зазором, замкнутым перемычкой шириной с вывод транзистора (1.2 мм) и снять характеристики платы с минимально возможной частоты, которую позволяет VNA.

Share this post


Link to post
Share on other sites
15 часов назад, khach сказал:

Гуглим Klopfenstein Taper

Перевожу, читаю... с наскока мне это не взять. А идея классная.

Не понимаю почему у вас и во всех примерах, что видел в интернете, ширина дорожки затвора и стока всегда одинаковая. Затвор и сток имеют же разные импедансы. Делается это, наверное, для простоты калибровки, чтобы не заморачиваться с разными ширинами дорожек по затвору и стоку. 

 

15 часов назад, khach сказал:

Для калибровки такого сетапа используем TRL Calibration (Through – Reflect – Line) 

Calibration kit использую PC3.5 Ideal Kit (из реальных имеется только ZV-Z235 для SMA). При TRL калибровке для каждого порта надо откалибровать Reflect (наверное, аналог Open) и самое неприятное Match вместе с Sliding Match на 7 позиций. Так же, затем Through и Line1,2,3 как у вас на фото. Вся эта калибровка не похожа на ту, про которую вы писали. У меня вместо Short куча Match. 

А вот изучив весь доступный перечень нашел калибровку очень похожую на вашу. Называется NIST Multiline TRL. Для нее необходимо только Reflect для каждого порта и для 2х портов - Through и Line1,2,3. Напрягает только то, что используется PC3.5 Ideal Kit, который как я понял, является идеализированным.

8 часов назад, Freesom сказал:

А, ну тогда примерно понятно. Измерение они проводят когда ноги транзистора распаяны на 50-омную линию, а в реальной плате ноги транзистора висят над огромным полигоном, а потом над щелью между корпусом и платой, т.е. там нигде 50 омами даже не пахнет. Как думаете, что там будет с адекватностью снятых характеристик?

Не совсем понимаю. Ведь на какие дорожки ни был бы распаян транзистор (какая бы ни была подложка, ширина дорожки и тд и тп), деимбидинг исключит влияние этих дорожек, если референсные плоскости были отнесены на конец этих дорожек. Другой вопрос, где были эти плоскости при измерении транзистора на предприятии-изготовителе? Имеется в виду, какое расстояние было от торца дорожки до корпуса транзистора в момент измерения (так называемый неучтенный пад транзистора).

Чтобы это выяснить я только что позвонил производителю. Он еще раз повторил, что при измерении S-параметров транзистора дорожки оснастки паяются впритык к корпусу транзистора. Зазоров между оснасткой и корпусом нет. Этот зазор есть только в моей плате, и я учел его в модели.

Начальника лаборатории походу достало, что я ему постоянно звоню по сути с одними и теми же вопросами и он еще раз подробно пояснил, как необходимо проводить согласование мощного транзистора:

1. Взять 2 точки выходного импеданса и соответствующих им частот из лоад-пулов. Соединить их между собой на диаграмме Смита, потому что импеданс меняется незначительно и линейно от частоты (понимаю что линия должна быть выгнутой, но у меня прямая только получается);

2. Получившееся сопротивление странсформировать в 50 Ом, при этом не смотреть на S22 транзистора при получившейся цепи! Смотреть только на S22 цепи: (какой-то импеданс стока транзистора на нужной частоте)->(50 Омная линия), и добиться, чтобы этот S22 был в районе -25дБ. Вообще не смотреть на S22 транзистора, эта характеристика не дает понятие о согласованности транзистора на высокой мощности. Транзистор отдаст мощность, если будет правильно странсформировано сопротивление и S22 тут не показатель.

3. Согласовать затвор транзистора или по импедансу или по S11 транзистора.

 

Все бы хорошо, но именно там, где S22 моей платы минимально у меня нет проблем с сигналом и можно было бы сделать вывод что S22 транзистора (а когда транзистор в плате, то и S22 платы) имеет смысл при согласовании не смотря на заверения производителя, что S22 не показатель. С другой стороны я не шел еще по такому пути, а пытался тупо впихнуть S-параметры  транзистора и соответствующим образом настроить оптимайзер. Попробую проверить S22 нынешней цепи стока, когда с одной стороны импеданс транзистора на 3.2 ГГц, а с другой 50 Ом. 

 

9 часов назад, Freesom сказал:

принципе, такая детально отрисованная в CST модель уже позволяет самостоятельно посчитать характеристику голого транзистора, т.е. сделать то, что должен был сделать изготовитель, только более разумным способом. В идеале вам надо было бы вначале спаять половинки изготовленной платы без транзистора, но с зазором, замкнутым перемычкой шириной с вывод транзистора (1.2 мм) и снять характеристики платы с минимально возможной частоты, которую позволяет VNA.

А почему именно на низкой частоте? Ведь важно учесть влияние цепи в интересующем диапазоне частот. 

Еще было интересно понять, как учитывается при калибровке скачок импеданса, когда у меня с двух сторон широкие пады, но разной ширины, а между ними я ставлю узкую дорожку (в режиме измерения Through)? Справедливо ли делать такой переход?

Share this post


Link to post
Share on other sites
1 hour ago, Turgenev said:

Не совсем понимаю. Ведь на какие дорожки ни был бы распаян транзистор (какая бы ни была подложка, ширина дорожки и тд и тп), деимбидинг исключит влияние этих дорожек, если референсные плоскости были отнесены на конец этих дорожек. Другой вопрос, где были эти плоскости при измерении транзистора на предприятии-изготовителе? Имеется в виду, какое расстояние было от торца дорожки до корпуса транзистора в момент измерения (так называемый неучтенный пад транзистора).

Чтобы это выяснить я только что позвонил производителю. Он еще раз повторил, что при измерении S-параметров транзистора дорожки оснастки паяются впритык к корпусу транзистора. Зазоров между оснасткой и корпусом нет. Этот зазор есть только в моей плате, и я учел его в модели.

Сами ноги транзистора либо убирают из характеристики, либо не убирают, бывает по-разному, тут не надо гадать, а надо долбить производителя, он сам должен быть заинтересован предоставить максимально полную информацию о своей поделке.

Легче всего, конечно, располагать референсные плоскости там, где заканчивается равномерная однородная микрополосковая линия и начинается пайка ног элемента. Тогда возникает вопрос, а что делать если пад широкий до самого корпуса, а референсная плоскость оказалась где-то в середине пада.

Spoiler

 

using-data-sheet-impedances-for-rf-ldmospicovna2software-refplane.jpgslide_6.jpg

2-Figure2-1.png

 

 

Share this post


Link to post
Share on other sites
10 hours ago, Turgenev said:

Еще было интересно понять, как учитывается при калибровке скачок импеданса, когда у меня с двух сторон широкие пады, но разной ширины, а между ними я ставлю узкую дорожку (в режиме измерения Through)? Справедливо ли делать такой переход?

Никак не учитывается, это не калибровка, но такая структура позволила бы уменьшить количество неизвестных в вашей головоломке, потому что её легко промоделировать в CST и сравнить с измерениями. Т.е. сразу станет видно, это какая-то проблема с моделью в CST или же проблема с интегрированием в неё данных производителя. Чисто ради интереса добавьте ёмкости параллельно "идеальному" (в схеме) резистору element2 и посмотрите, как характеристика меняется на нижних частотах.

 

Share this post


Link to post
Share on other sites
13 hours ago, Turgenev said:

Calibration kit использую PC3.5 Ideal Kit (из реальных имеется только ZV-Z235 для SMA). При TRL калибровке для каждого порта надо откалибровать Reflect (наверное, аналог Open) и самое неприятное Match вместе с Sliding Match на 7 позиций. Так же, затем Through и Line1,2,3 как у вас на фото. Вся эта калибровка не похожа на ту, про которую вы писали. У меня вместо Short куча Match. 

TRL калибровка обычно используется для волноводов, где легко в систему добавить отрезок заданной длины и измерить его длину штангелем. К типу разьема он не привязан- можно ZVA настроить на любой тип разьема для данного метода.  Калибровка NIST Multiline TRL возможно именно это я имел ввиду, но в юзерманиуале почему то был обычный TRL.

https://pdf4pro.com/amp/view/designing-and-characterizing-trl-fixture-calibration-598710.html

тут тоже несколько отрезков линии разной длины.

Почему применяют симметричные  экспоненциальные трансформаторы? Возможно калибровать легче. Обычно в фирменном наборе два трансформатора на 10 Ом, что уже достаточно близко и к затворному и к стоковому импедансу. Но встречал и самоделки на 5 ом.

mt964b1_001.jpg

https://www.maurymw.com/MW_RF/Load_Pull_Test_Fixtures.php

От характера пайки или прижима "лопухов" выводов транзистора к линии, наличия зазора с торцом платы, изгиба ( петли) выводов транзистора чтобы их не отрывало механически- тоже многое зависит.

ЗЫ. https://focus-microwaves.com/test-fixtures/

 

Share this post


Link to post
Share on other sites

Если я правильно понял проблема в том, что согласование уплыло в сторону высоких частот на 200-300 МГц....

Ну тогда проблема всегда решалась следующем образом:

просто усилок согласовывался ниже на 200-300МГц и все сходилось. Вообще это нормальною, когда результат расчета немного не соответствует номинальной частоте...

Короче посчитайте на 2.8-3.1 ГГц и все совпадет.

Share this post


Link to post
Share on other sites

khachспасибо, как всегда куча полезной инфы, зачитаться просто... жаль у меня на работе никого разбирающегося в этом нет((

А у вас на одной из первых фотографий хитрые приборы на разъемах, которые подают смещение и питание стока. Это тоже с сайта maurymw?

10.11.2020 в 21:22, Freesom сказал:

Чисто ради интереса добавьте ёмкости параллельно "идеальному" (в схеме) резистору element2 и посмотрите, как характеристика меняется на нижних частотах.

Ды знаю) это хорошо видно когда в схематике у элемента выбираешь не идеальный тип элемента.

11.11.2020 в 16:27, Prostograf сказал:

Короче посчитайте на 2.8-3.1 ГГц и все совпадет.

Моя первая мысль))))))) но там и по уровню не ожидаемые параметры (хотя будь хоть и такой уровень на нужных частотах меня бы все вполне устроило)

 

Но хочу все же попробовать сделать, как советует производитель- забить на S-параметры портов и согласовывать только по импедансам из лоад-пулов. Спрашивал это в теме про CST, но это все же целая тема: почему не сходится импеданс, посчитанный по S-параметрам и приведенный в лоад-пуле?

 

P.S.: нашел ошибку у себя в 3D модели- длины падов должны быть не 0.25, а 0.45 и расстояние между ними 4.1. Перемоделил, частота чуть уползала вверх, но до измеренной все еще далеко.

 

Edited by Turgenev

Share this post


Link to post
Share on other sites
33 minutes ago, Turgenev said:

А у вас на одной из первых фотографий хитрые приборы на разъемах, которые подают смещение и питание стока. Это тоже с сайта maurymw?

Обычные bias-T. Выпускают много кто. Конечно надо выбирать в соответствии с интересующей полосой сигнала и на нужный ток. Последнее для мощных транзисторов бывает проблемой.

Пока искал картинки согласователя попался очень интересный диплом на тему что происходит внутри свч транзистора

http://pure.tudelft.nl/ws/portalfiles/portal/11035017/thesis170202.pdf

Хорошие иллюстарции на тему внутреннего согласования и как их исследовать.

Share this post


Link to post
Share on other sites
3 hours ago, khach said:

Хорошие иллюстарции на тему внутреннего согласования и как их исследовать.

Фигасе неинвазивный анализ - металлическим концом коаксиала влазить в реактивное поле! А ведь для этих целей есть NeoScan, который отдаёт сразу три компоненты поля с фазами и зонд неметаллический

Share this post


Link to post
Share on other sites
10 hours ago, Freesom said:

А ведь для этих целей есть NeoScan, который отдаёт сразу три компоненты поля с фазами и зонд неметаллический

Скажем так, электрооптический зонд конечно более продвинутый, но тоже имеет не единичную диэлектрическую проницаемость, поэтому будет тоже влиять на исследуемую цепь. И с другой стороны пигтейл коаксиальный намного более доступен и проще  в обращении чем световод с датчиком на конце.

Share this post


Link to post
Share on other sites
09.11.2020 в 17:07, Freesom сказал:

И чёрт возьми, обновитесь на более свежую версию, там же всё куда удобнее, точнее, быстрее

Обновился, посмотрел что нового ввели по презентациям. Не понял момент с созданием корпуса смд элемента- на картинке все оч красиво, даже с припоем. В программе функции построения корпуса элемент я не нашел. Это все руками надо делать или все же есть функция? Знаю, что при построении 3д модели из схематика он автоматически корпуса строит, но интересно можно ли отдельно самому так делать. 

 

 

 

Кстати решил проблему с согласованием: параллельно цепи затвора методом тыка подставлял емкости. На 2.7 пФ результат меня начал устраивать: спектр ровный, мощность относительно даташита меньше децибела на 2. Усилок презентовал, мол так и задумано, а сам теперь в свободное время буду разбираться почему цепь не трансформировала импеданс как надо.

Edited by Turgenev

Share this post


Link to post
Share on other sites
On 11/8/2020 at 11:37 PM, Freesom said:

На самом деле это довольно скользкий момент. Где были референсные плоскости при снятии  характеристик транзистора производителем мы можем только догадываться, т.к. нет схемы измерений и описания.

On 11/9/2020 at 5:07 PM, Freesom said:

Транзистор был померян на другом материале другой толщины, или в другой оснастке и референсные плоскости при вычитании оснастки стояли где-то в другом месте. Где именно - можно уточнить у изготовителя (подозреваю что на концах выводов), вот только если у него был другой материал подложки, то толку от этого будет мало.

On 11/9/2020 at 6:38 AM, K0nstantin said:

Да, вот это тоже хотел отметить да забыл, как сказал Freesom.

Местонахождение референсных плоскостей. Иногда в даташите/S-параметрах это указано или НЕ указано. Иногда ещё приводят измерения S-параметров образца с параметрами платы и отдельно S-параметры самой платы на проход (без образца), а дальше типа "вычитайте сами". И вроде бы солидные фирмы, а с измерениями беда...

S-параметры измерялись в плоскости, отстоящей на 0,04 - 0,08 мм от керамической рамки транзистора, т.е. практически вплотную к корпусу с минимальным технологическим зазором. На всех подобных корпусах транзисторов все известные производители делают именно так, поэтому в даташитах уже давно перестали об этом писать, т.к. это вполне очевидно. Есть старые AppNote, где про это напоминают. В любом случае лучше спросить у производителя, чем гадать и тратить время. 

On 11/10/2020 at 1:43 AM, Freesom said:

А, ну тогда примерно понятно. Измерение они проводят когда ноги транзистора распаяны на 50-омную линию, а в реальной плате ноги транзистора висят над огромным полигоном, а потом над щелью между корпусом и платой, т.е. там нигде 50 омами даже не пахнет. Как думаете, что там будет с адекватностью снятых характеристик?

Измерения проводятся, когда контакты транзистора подключены в линию с 10, 12.5 и 50 Ом. Искажения в измерениях в основном возникают, когда ширина вывода транзистора сильно не соответствует ширине микрополоска оснастки. В данном случае измерялось в 50-омной оснастке, на RO4003C-20 mil (0,508 мм). В этом случае ширина вывода транзистора и микрополоска очень близки к друг другу. Так что говорить о высокой погрешности измерений на этих частотах я бы не стал.

Что касается реальной платы и огромного полигона, так надо рисовать отдельно ввод на этом полигоне с шириной порта равной ширине вывода транзистора.

P.S. Основная ошибка автора темы в том, что для мощных транзисторов, работающих в нелинейном режиме, невозможно рассчитать выходную согласующую цепь по S22 малосигнальных S-параметров. 

Алгоритм разработки согласующих цепей таков:

1) Входная и выходная цепь рассчитывается исходя из оптимальных импедансов нагрузки и источника транзистора. Импеданс источника транзистора может быть заменён на входной импеданс, если измерительная установка позволяет его измерить. В этом случае результат расчёта входной цепи будет более точным.

2) С помощью малосигнальных S-параметров дополнительно уточняется входная согласующая цепь, проводится анализ устойчивости. После этого вносятся необходимые корректировки АЧХ усиления и диссипативные цепи для достижения требуемой равномерности АЧХ и необходимого запаса по устойчивости.

Что касается типичного малосигнального |S22| GaN-усилителя на этих частотах, то значение в -3...-1 дБ вполне типично.

Share this post


Link to post
Share on other sites
11 hours ago, mepavel said:

Что касается реальной платы и огромного полигона, так надо рисовать отдельно ввод на этом полигоне с шириной порта равной ширине вывода транзистора.

Так человек, создавший тему, изначально так и сделал. И даже модель приложил. А в результате получил то, что получил. Отличия очень большие. В реальности есть ещё взаимодействие края пада с керамическим корпусом транзистора, которое в модели никак не отражается - вместо транзистора воздух.

 

12 hours ago, mepavel said:

Искажения в измерениях в основном возникают, когда ширина вывода транзистора сильно не соответствует ширине микрополоска оснастки. В данном случае измерялось в 50-омной оснастке, на RO4003C-20 mil (0,508 мм). В этом случае ширина вывода транзистора и микрополоска очень близки к друг другу. Так что говорить о высокой погрешности измерений на этих частотах я бы не стал.

О погрешности таких измерений речь не шла, речь шла о применимости .s2p файла полученного таким образом для встраивания в CST модель. Очевидно, что если измерения не совпали с моделированием, то что-то не учтено либо в моделировании, либо в измерениях, либо в допустимости такого встраивания. Я так понял, вы киваете в сторону моделирования, т.к. в измерениях производителя/пользователя сомнений нет, в допустимости дээмбеддинга/вставления файла характеристик транзистора в плату с любым импедансом согласователей тоже сомнений не возникло?

 

 

Share this post


Link to post
Share on other sites
On 12/14/2020 at 2:08 AM, Freesom said:

Так человек, создавший тему, изначально так и сделал. И даже модель приложил. А в результате получил то, что получил. Отличия очень большие. В реальности есть ещё взаимодействие края пада с керамическим корпусом транзистора, которое в модели никак не отражается - вместо транзистора воздух.

У меня нет CST, но думаю, что топикстартер смоделировал всё верно, правда совсем не то, что нужно.  В папке "Pout vs Pin" написано

3.00000 GHz
ZSource (Ohms) = 4.08 - j 3.82
ZLoad (Ohms) = 11.01 - j 0.20

Аналогично для частот 1, 2 и 4 ГГц. С помощью интерполяции можно получить значения оптимальных импедансов в диапазоне частот 1 - 4 ГГц. Благо в каждом симуляторе есть интерполяция в различных вариациях.

Таким образом, с помощью этой информации можно было спроектировать входную и выходную согласующую цепь. Жалко, что никто в этой теме этого не подсказал. Для чего нужны малосигнальные S-параметры я написал в предыдущем посте.

P.S. Вместо этого тут сличали S-параметры одного экземпляра транзистора с целым макетом усилителя мощности, изготовленным методом handmade. А потом как обычно делаются выводы, что либо S-параметры транзистора сняты неверно, либо плохие модели чип-конденсаторов, либо разъёмы неправильно припаяны, да и вообще роджерс - китайская подделка. 

Между тем, при неправильном выходном согласовании рискуем получить вообще отрицательную активную часть входного импеданса Re|Zin|<0 => |Гin|>1. В этом случае получим резонансный пик(и), который будет меняться даже при малейшем поднесении руки к макету на расстоянии. Так что говорить о погрешностях в моделировании или измерении я бы не стал. Для начала надо устранить основные недочёты.

On 12/14/2020 at 2:08 AM, Freesom said:

 В реальности есть ещё взаимодействие края пада с керамическим корпусом транзистора, которое в модели никак не отражается - вместо транзистора воздух.

Такие нюансы надо учитывать при работе с высокими импедансами. В данном случае импедансы низкие, поэтому этим влиянием можно пренебречь. При низких импедансах преобладающую роль играет зазор между платой и корпусом транзистора. Получается, что вносится паразитная последовательная индуктивность (в общем случае отрезок передающей линии с повышенным волновым сопротивлением).

On 12/14/2020 at 2:08 AM, Freesom said:

Я так понял, вы киваете в сторону моделирования, т.к. в измерениях производителя/пользователя сомнений нет, 

С использованием данной информации о транзисторе были разработаны несколько усилителей мощности. Никаких проблем не возникало. Всё успешно работало без дополнительной подстройки. 

On 12/14/2020 at 2:08 AM, Freesom said:

в допустимости дээмбеддинга/вставления файла характеристик транзистора в плату с любым импедансом согласователей тоже сомнений не возникло?

Вы слишком идеализируете "любой импеданс". Допустим 50 Ом и в симуляторе, и в реальности воспроизвести не так сложно. А вот импеданс, скажем 1+j300 в реальности и симуляторе интересная задачка. 

Ещё более интересная задача, какой критерий выбрать для сравнения? Отношения длины вектора ошибки к длине заданного вектора? Где хорошая сходимость, а где нет? Тут вопросов больше, чем ответов.

На практике на этих частотах хорошо воспроизводятся импедансы в пределах круга с КВСН<5 относительно 50 Ом. 

 

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.