[K0nstantin 4]

15 часов назад, mepavel сказал:

...

Таким образом, с помощью этой информации можно было спроектировать входную и выходную согласующую цепь. Жалко, что никто в этой теме этого не подсказал. Для чего нужны малосигнальные S-параме...

 

 

В этой теме нет, а в другой - да. И вроде ТС сам догадался, либо не из форума подсказали. Лень перечитывать, да и не уследишь за каждым, в каждой теме, и тем, что было вчера.

[Freesom 15]

On 12/15/2020 at 9:43 PM, mepavel said:

У меня нет CST, но думаю, что топикстартер смоделировал всё верно, правда совсем не то, что нужно.  В папке "Pout vs Pin" написано

3.00000 GHz
ZSource (Ohms) = 4.08 - j 3.82
ZLoad (Ohms) = 11.01 - j 0.20

Не знаю смоделировал он уже или нет, но на тот момент он даже не выяснил, куда эти значения импедансов поставить, хотя подсказывали во всех темах, где он спрашивал, как умели.

On 12/15/2020 at 9:43 PM, mepavel said:

Вместо этого тут сличали S-параметры одного экземпляра транзистора с целым макетом усилителя мощности, изготовленным методом handmade.

Неа, тут сличали результаты моделирования всего макета усилителя с измеренными характеристиками всего макета усилителя в тех же режимах, в которых снимал характеристики производитель: "сняты производителем транзистора при Uds=28V и Id=500mA. Измерения проводил при тех же параметрах питания". Как правило при аккуратном проектировании и изготовлении характеристики сходятся. Для того симуляторами и пользуемся. Если не сходятся - что-то не учтено. Выясняли что именно.

 

On 12/15/2020 at 9:43 PM, mepavel said:

При низких импедансах преобладающую роль играет зазор между платой и корпусом транзистора. Получается, что вносится паразитная последовательная индуктивность (в общем случае отрезок передающей линии с повышенным волновым сопротивлением).

Так и есть. В предложенной модели после согласующего пада на краю платы стоит отрезок линии шириной 1.2мм и длиной 0.45мм (Lpad_PP9138). Вот мне и стало интересно, это производитель учёл так зазор между платой и корпусом и посадил референсную плоскость на расстоянии 0.45мм от корпуса или нет. Но даже если нет, то в модели этот момент нарисован, в реальности он есть, а результаты не совпадают. Говорите, это потому что транзистор был померян в 50-омной оснастке при Uds=28V и Id=500mA и практической ценности эти данные не имеют?

Изменено 17 декабря, 2020 пользователем Freesom

[mepavel 0]

4 hours ago, Freesom said:

хотя подсказывали во всех темах, где он спрашивал, как умели.

 

Посмотрел, единственным дельным советом было предложение почитать литературу на эту тему. Хотя это больше не совет, а издевка.

4 hours ago, Freesom said:

Как правило при аккуратном проектировании и изготовлении характеристики сходятся. Для того симуляторами и пользуемся. Если не сходятся - что-то не учтено. Выясняли что именно.

Ещё раз повторюсь, что Вы понимаете под критерием схождения характеристик (без субъективизма и философии)? Объективно измеренные и смоделированные характеристики никогда не могут сходиться. Расхождение всегда будет из-за неточной модели, приближённого решения, погрешности измерительного оборудования и измерительной оснастки и т.д. На курсе метрологии для студентов начинают с темы "Истинное, действительное и измеренное значение физической величины".

Я Вам уже приводил пример. Один случай, когда Вы смоделировали и измерили 50-омный микрополосок. А другое дело, когда аналогичные действия провели не с примитивной моделью, а с многозвенной согласующей цепью, которая даже при моделировании "играет параметрами" при небольшом изменении плотности сетки и точности солвера. Вы же пытаетесь мне доказать, что измерив  S-параметры макета усилителя, состоящего далеко не из примитивов (согласующие цепи, цепи смещения, SMD), можно судить о неточности модели транзистора. Это всё равно что линейкой поверять микрометр.

Чтобы понять, насколько точная модель усилителя, достаточно было измерить его S-параметры на ХХ и КЗ (вместо транзистора). В идеале впрямую измерить S-параметры входной и входной цепи.

4 hours ago, Freesom said:

 В предложенной модели после согласующего пада на краю платы стоит отрезок линии шириной 1.2мм и длиной 0.45мм (Lpad_PP9138). Вот мне и стало интересно, это производитель учёл так зазор между платой и корпусом и посадил референсную плоскость на расстоянии 0.45мм от корпуса или нет.

 

Ранее написал, что референсная плоскость на расстоянии 0,04 (typ) 0,08 (max) мм от тела корпуса транзистора. Все технологические зазоры на усмотрение потребителя и к модели S-параметров не имеют отношения.

4 hours ago, Freesom said:

Но даже если нет, то в модели этот момент нарисован, в реальности он есть, а результаты не совпадают. Говорите, это потому что транзистор был померян в 50-омной оснастке при Uds=28V и Id=500mA и практической ценности эти данные не имеют?

 

Я такого не говорил) S-параметры измерены максимально точно и для данного типа транзистора использовалась прецизионная 50-омная оснастка MT-964C (ф. Maury Microwave), калиброванная по методу TRL. Практическая ценность малосигнальных S-параметров очень велика. Об этом я написал в первом своём посте в этой теме.

P.S. У меня такое ощущение, что Вы внимательно не смотрели на единственную в этой теме картинку с неполными S-параметрами в начале темы. Там много интересного можно увидеть, чтобы быстро найти виновника.

[l1l1l1 0]

Уважаемые Freesom и mepavel! Скрыты ваши сообщения, которые интересны только вам лично. Для такого рода общения используйте ЛС.

[Turgenev 1]

Из прочитанного (в том числе все рекомендации из этой темы) за все это время наметил и начал реализовывать следующий порядок действий, чтобы разобраться где ошибка (пока пробую на затворе, транзистор под руками только ПП9138Б, с Zsourse на 3ГГц из таблицы лоад пулов 3.22-j*2.84):

1) Создание прототипа схемы согласования по диаграмме Смита, с добротностью в пределах 2; Если интересно, то под катом то, что получилось.

Скрытый текст

2) Перенос в CST схематик полученных полосков по диаграммам Смита и подгон оптимизатором;

3) Перенос из схематика в MWS CST и подгон оптимизатором. Сейчас понимаю что 2й пункт можно было пропустить.

4) Изготовление получившейся цепи и снятие S-параметров.

5) Моделирование в CST снятых параметров на нужный мне импеданс (3.22+j*2.84 с одной стороны и 50 ом с другой)

 

Затык на третьем пункте.

17.12.2020 в 17:49, mepavel сказал:

которая даже при моделировании "играет параметрами" при небольшом изменении плотности сетки и точности солвера.

и вот похоже именно это у меня и случилось. Результаты Time domain solver и Frequency domain solver отличаются на ~200 МГц. Пробовал увеличивать и там и там сетку в 5 раз. Настройки TS брал дефолтными, а FS из примера CST- Planar device (FD). Толку никакого.

Графики результатов расчета разными солверами одной и той же цепи:

Скрытый текст

Отличие результатов схематик CST и диаграмм Смита мне понятны, отличие результатов схематика от 3д моделирования тоже уяснил, но отличие солвера от солвера обычно говорит об ошибке или неправильной настройке, насколько я понял из прочитанного. Или это тоже нормально? Тогда где правда))

17.12.2020 в 17:49, mepavel сказал:

В идеале впрямую измерить S-параметры входной и входной цепи.

Это мой 4й пункт и я смутно представляю как это сделать. Допустим разобрался я с солверами и изготовил плату. Далее, чтобы измерить цепь мне нужно припаять разъемы. Например, SMA-KFD как на первых фото моего усилителя, но без толстого медного основания снизу. Откалибровал кабели и наконец измерил S-параметры своей платы при помощи ZVA24. Но справедливо ли так измерять? Я же никак не учитываю припаянные разъемы. Не подскажите, как правильно это делается?

 

P.S.: скрины лоад пула и моей модельки

Скрытый текст

 

И скрины настроек Frequensy domain solver по примеру Planar device (FD)

Скрытый текст

 

Изменено 4 января, 2021 пользователем Turgenev

[Turgenev 1]

Кстати, попадались очень хорошие статьи, которые наглядно поясняют принцип работы согласующих цепей и тп. Может кому пригодиться:

Скрытый текст

https://habr.com/ru/post/183006/ и вторая часть там же

МЕТОДИКА РАЗРАБОТКИ согласующих цепей.pdf

Статья из трех частей, не влезла в 5 Мб https://yadi.sk/d/z72QfEEXstjlzA?w=1

 

[Freesom 15]

11 hours ago, Turgenev said:

Результаты Time domain solver и Frequency domain solver отличаются на ~200 МГц. Пробовал увеличивать и там и там сетку в 5 раз. Настройки TS брал дефолтными, а FS из примера CST- Planar device (FD). Толку никакого.

Различия между солверами обычно мало различимы невооруженным взглядом, но для печатных вещей использовать T солвер - идея так себе. Особенно если есть переходные отверстия. Чтобы прямоугольная сетка их адекватно описывала, приходится делать её очень густой. Но без выложенного проекта - это чистая телепатия)))

 

11 hours ago, Turgenev said:

отличие солвера от солвера обычно говорит об ошибке или неправильной настройке, насколько я понял из прочитанного. Или это тоже нормально? Тогда где правда))

Для кого-то нормально, для кого-то нет. Правда у каждого своя)) Пока нечего даже покрутить

 

[Turgenev 1]

6 часов назад, Freesom сказал:

Но без выложенного проекта - это чистая телепатия)))

Если глянете, буду признателен

Скрытый текст

https://yadi.sk/d/AXwhQRXeRC2ztQ

 

[Freesom 15]

Существенного разногласия по частоте согласования между солверами нет, но повторюсь, для небольших печатных плат T солвер я бы не стал использовать вообще - это уж очень медленно, да и работа их хваленого PBA для мелких деталей как-то не впечатляет.

Spoiler

 

[Turgenev 1]

06.01.2021 в 10:48, Freesom сказал:

но повторюсь, для небольших печатных плат T солвер я бы не стал использовать вообще

учту совет, спасибо. Но разве им не подстраховывается перепроверяя свою модель? Где-то я это на семинарах евроинтеха слышал, что лучше проверять 2мя солверами модель

06.01.2021 в 10:48, Freesom сказал:

Существенного разногласия по частоте согласования между солверами нет

перемоделировал сейчас еще раз, но нет, все так же как и в предыдущем моем сообщении- разница в частотах более 200МГц. Вы что-то точно изменили, не подскажите что? Не смотря на ваш совет, интересно понять свою ошибку

[Freesom 15]

On 1/8/2021 at 5:34 AM, Turgenev said:

Вы что-то точно изменили, не подскажите что? Не смотря на ваш совет, интересно понять свою ошибку

Прежде всего надо учесть рекомендации производителя. Это хорошая практика - читать руководство перед началом использования, а не после. Солвер работает с сеткой, а не с нарисованной моделью, поэтому ваша основная задача сделать сетку такой, чтобы она максимально соответствовала геометрии системы и хорошо описывала поля в местах сильных градиентов.

Spoiler

 

On 1/8/2021 at 5:34 AM, Turgenev said:

Где-то я это на семинарах евроинтеха слышал, что лучше проверять 2мя солверами модель

Результаты должны совпадать, да. Допустим у вас получилось два несовпадающих результата. Что дальше на тех семинарах не сказали?

[Turgenev 1]

13 часов назад, Freesom сказал:

Прежде всего надо учесть рекомендации производителя. Это хорошая практика - читать руководство перед началом использования, а не после.

Да, надо бы, но поначалу даже не понимаешь что и за чем и на что влияет. Буду восполнять пробелы.

При такой настройке сетки разбиения:

Скрытый текст

получились следующие результаты:

Скрытый текст

Конечно, не такие крутые результаты как у вас, но все же.

Только гексаэдры очень капризны у частотного решателя. Проводники должны быть идеальными (PEC). Границы не должны быть открытыми, из-за этого дискретные порты заменил на волноводные. Внутри структуры не должны быть волноводные порты. В итоге заменил третий порт на дискретный. И все равно солвер выдал предупреждение, что дискретный face порт был заменен на edge порт, потому что частотный солвер в гексаэдральной сетке не может использовать face порт. В процессе расчета оказалось, что частотно зависимые моды для неоднородных портов были заменены (Frequency dependent modes for inhomogeneous ports are approximated by the mode pattern at 3 GHz.) На это в хелпе и гугле я ответа не нашел. Думал, что это вызвано неоднородной сеткой в месте определения волноводных портов- изменил, не помогло. Из-за дискретного порта- удалил, не помогло. У вас были такие предупреждения?

Нет ли для сетки из тетраэдров таких же рекомендаций как для гексаэдров? Аналог статьи в хелпе Mesh Generation Overview (Hexahedral) для тетраэдров не указывает ничего такого. Или правило одно: "сделать сетку такой, чтобы она максимально соответствовала геометрии системы и хорошо описывала поля в местах сильных градиентов"? Хочу попробовать добиться сходимости частоного решателя с тетраэдной сеткой и временного с сеткой из гексаэдров. Но если просто увеличивать точность сетки тетраэдров считать начинает не реально долго.

 

Изменено 9 января, 2021 пользователем Turgenev

[Turgenev 1]

23 часа назад, Turgenev сказал:

Но если просто увеличивать точность сетки тетраэдров считать начинает не реально долго.

Посчитал частотным солвером, вот при таких настройках сетки из тетраэдров (7м48с занял расчет):

Скрытый текст

Сравнение результатов моделирования частотным солвером с сеткой из гексаэдров и тетраэдров:

Скрытый текст

Получил приблизительно те же результаты. А в прошлые разы я слишком завышал уточнение сетки из тетраэдров и поэтому ждал по полчаса.

Изменено 10 января, 2021 пользователем Turgenev

[Freesom 15]

Можно и так. Густая сетка нужна на самом полоске, и даже хватит просто на боковых кромках. Но это уже детали. Дальше интереснее:

On 1/5/2021 at 1:47 AM, Turgenev said:

Это мой 4й пункт и я смутно представляю как это сделать. Допустим разобрался я с солверами и изготовил плату. Далее, чтобы измерить цепь мне нужно припаять разъемы. Например, SMA-KFD как на первых фото моего усилителя, но без толстого медного основания снизу. Откалибровал кабели и наконец измерил S-параметры своей платы при помощи ZVA24. Но справедливо ли так измерять? Я же никак не учитываю припаянные разъемы. Не подскажите, как правильно это делается?

Вот тут уже начинаются сложности. Чтобы измерения коррелировали с расчетами надо при измерениях строго попасть референсными плоскостями в те положения, где в модели стоят порты. Решения есть следующие:

1) TRL калибровка. На требуемой подложке делаются калибровочные меры, их характеристики измеряются и заносятся в ZVA24 как кастомный калибровочный набор. После калибровки референсные плоскости окажутся вынесены в материал подложки и вклад разъемов учтён так же точно, как и вклад измерительных кабелей. Всё что остаётся изготовить - измеряемый макет с такой же точно конфигурацией разъем/(линия до референсной плоскости) как у калибровочной меры open. Много возни с созданием калибровочных мер, расход разъемов. Не знаю как там у R&S с кастомными калибровочными наборами, у Keysight/Agilent осилить можно, но придется запастись документацией, читать и аккуратно делать пошагово все процедуры.

2) Софтовое вычитание разъемов и отрезков подводящих линий. Измерение как обычно исследуемой платы с разъемами. Измерение дополнительно линии 2xThru с разъемами и длиной линии как до портов в модели. Софтовое распиливание характеристики 2xThru пополам и вычитание половинок из характеристики измеренной исследуемой платы с разъемами. На выходе - измеренная характеристика модели с положением референсных плоскостей как у портов в симуляторе. Для этого нужен софт, который превращает померянную матрицу рассеяния в матрицы рассеяния половинок.  Дополнительно расходуются 2 разъема SMA плюс делается дополнительная линия 2xThru рядом на плате.

Это как делается правильно. Возможно есть ещё какие-то варианты.

 

[mepavel 0]

On 1/5/2021 at 2:47 AM, Turgenev said:

Из прочитанного (в том числе все рекомендации из этой темы) за все это время наметил и начал реализовывать следующий порядок действий, чтобы разобраться где ошибка (пока пробую на затворе, транзистор под руками только ПП9138Б, с Zsourse на 3ГГц из таблицы лоад пулов 3.22-j*2.84):

1) Создание прототипа схемы согласования по диаграмме Смита, с добротностью в пределах 2; Если интересно, то под катом то, что получилось.

  Hide contents

2) Перенос в CST схематик полученных полосков по диаграммам Смита и подгон оптимизатором;

3) Перенос из схематика в MWS CST и подгон оптимизатором. Сейчас понимаю что 2й пункт можно было пропустить.

4) Изготовление получившейся цепи и снятие S-параметров.

5) Моделирование в CST снятых параметров на нужный мне импеданс (3.22+j*2.84 с одной стороны и 50 ом с другой)

 

На приведённой диаграмме Смитта, вероятно, ошибочно согласование выполняется на нагрузку 3.22-j*2.84, а не 3.22+j*2.84.