Jump to content

    
fxr

Помогите разобраться с согласованием цепей

Recommended Posts

32 minutes ago, ViKo said:

А что еще он может предложить?

Анализ "агрессор"-"жертва", оптимизация цепей, в т.ч. тактового сигнала без дополнительных цепей согласования, оптимизация режимов работы выходов ПЛИС, анализ CPU-DDR, спектральный анализ помех, оптимизация структуры МПП для дифференциальных цифровых линий, анализ сигналов в дифференциальных цифровых линиях и многое другое, чего AD пока не умеет (но учится) или делает криво.

Share this post


Link to post
Share on other sites
1 час назад, Oymyacon сказал:

и многое другое

И мы вновь возвращаемся к моему вопросу  - что делают профессиональные разработчики, если у микросхемы нет ibis-модели?

Share this post


Link to post
Share on other sites
25 minutes ago, wim said:

И мы вновь возвращаемся к моему вопросу  - что делают профессиональные разработчики, если у микросхемы нет ibis-модели?

Есть редактор ibis-моделей. По данным даташита микросхемы и ibis-моделям ближайших аналогов создаём ibis-модель нужной микросхемы.

Share this post


Link to post
Share on other sites
3 часа назад, ViKo сказал:

Да, практически, ничему. Я мало практиковался. Рассказываю впечатления, какие вынес после работы с ним.

А зря

Полезная штука

Если не нравится HiperLynx,  возьмите SIwave в связке с Ansys и HFSS вообще прекрасно работает,  в том числе и графика

Share this post


Link to post
Share on other sites

Когда мне понадобится HyperLynx, я обязательно задам нужные мне вопросы.
В данной теме речь про согласование линии. И совет взяться за HL не способствует пониманию, почему возникают отражения в линии и как с ними бороться.
 

Share this post


Link to post
Share on other sites
8 minutes ago, ViKo said:

И совет взяться за HL не способствует пониманию, почему возникают отражения в линии и как с ними бороться.
 

Не мелите чепухи, активные цифровые линии связи это не одно и тоже, что и пассивные аналоговые и радиочастотные линии связи. У современных ПЛИС несколько десятков режимов работы выходного драйвера. Это примерно, как с шашкой на коне против танка сражаться :buba:

Share this post


Link to post
Share on other sites

И как это люди полвека назад 50 МГц по печатной дорожке передавали на вход КМОП микросхем? Безо всякого HL. Не иначе, молились усердно.

Оймякон, вы стартовое сообщение читали? Читали, видимо, если третьим ответили. Но вас сразу понесло не в ту степь на лихом коне с шашкой наголо. 

Share this post


Link to post
Share on other sites
11 минут назад, ViKo сказал:

И совет взяться за HL не способствует пониманию, почему возникают отражения в линии и как с ними бороться.

Все перечисленное прг это только высокопроизводительные инструменты

А вот как ими пользоваться дают знания, которые получает будущий инженер в ВУЗе. И что бы правильно и эффективно их применять (  инструменты), 

В голове должны  быть не только знания и четкое понимание физ.процессов, но и желание в достижении поставленной цели.

14 минут назад, ViKo сказал:

И как это люди полвека назад 50 МГц по печатной дорожке передавали на вход КМОП микросхем

КМОП не дотягивало , TTL за уши дотягивали.

Share this post


Link to post
Share on other sites
17 minutes ago, ViKo said:

И как это люди полвека назад 50 МГц по печатной дорожке передавали на вход КМОП микросхем? Безо всякого HL. Не иначе, молились усердно.

50 МГц - это плинтус ВЧ, даже близко не СВЧ, сейчас по платам гоняют до 10 Гб/с, и это не предел. Если Вы думаете со своими дедовскими методами разруливать на плате такие потоки информации без САПР - вперёд. Я посмотрю, как заработает :beach:

Share this post


Link to post
Share on other sites
34 minutes ago, ViKo said:

Топикстартер гоняет именно этот плинтус по плате.

Там не так: например 50-100 МГц CMOS, а дальше понимай как хочешь. У того же  Artix 8 режимов CMOS и везде будут удивительно разные результаты взаимодействия с нагрузкой, которая тоже непонятно что.

Share this post


Link to post
Share on other sites

Хочу поблагодарить сообщество за участие в обсуждении!

Некоторые советы оказались действительно полезными. Особенно мне понравилась идея по поводу симуляции в HL.

Однако, судя по всему, симуляция тоже не дает достоверной картины, во всяком случае не по всем вопросам.

И вот что сказано в Вики по поводу IBIS моделей (да простит меня сообщество за пристрастие к этому ресурсу) :shok:

с помощью традиционной модели IBIS невозможно промоделировать буфер с реальной системой питания и заземления, возникают большие трудности с моделированием шумов одновременного переключения и дифференциальных буферов. Более того, представление корпуса микросхемы в виде сосредоточенных ёмкости, индуктивности и сопротивления хорошо работает лишь в определенном, не очень высоком диапазоне частот.

Источник - https://ru.wikipedia.org/wiki/IBIS

Share this post


Link to post
Share on other sites
1 час назад, fxr сказал:

И вот что сказано в Вики по поводу IBIS моделей

Вот пример анализа разводки на которой в том числе 2 одинаковых банка памяти с одинаковой схемой фильтрации и размещением С фильтрации по питанию, но по разному разведены данные .  Шумы по питанию различаются почти в 10 раз.

И какие бы Вы резисторы, IBIS модели не впихивали ничего лучшего не получите. Прежде всего вот для чего нужны эти ПРГ

 

VCC_U5.jpg

VCC_U6.jpg

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.