[des00 25]

8 minutes ago, zombi said:

Каждая команда чтения и записи с Auto Precharge.

Тогда проще, только надо помнить что буртс там фиксирован и есть всегда.

Quote

Вот это вообще не понял.

Ясно. Поэтому при написании кода контроллера буду предельно внимателен и организован. 

На первых ддр были некратные(нечетные) СL 2.5 такта, на ддр2 такое убрали. Запамятовал, ввел вас в заблуждение, глянул доку.

DQS двунаправленные. когда пишете ставит контроллер, читаете ставит память. Просто подать туда тактовую нельзя. В отличие от сдрама, phy тут сложнее, особенно по приему.

Лет 5-7 назад, тут кто-то самоделку выкладывал, хвалился что сделал phy на чтение без DQS в портах ввода/вывода(в отличие от вендоров), ЕМНИП там было два мелких фифо и система сборки данных. Но точной ссылки у меня нет)

[zombi 0]

 

27 minutes ago, des00 said:

Тогда проще, только надо помнить что буртс там фиксирован и есть всегда.

Да знаю. SDRAM я читаю с бурст 4, DDR2 буду читать с бурст 8.

Защелкивать данные в плис буду по падающему фронту DQS или CK или по нарастающему CK#.

Посмотрю что будет проще.

 

27 minutes ago, des00 said:

DQS двунаправленные. когда пишете ставит контроллер, читаете ставит память. Просто подать туда тактовую нельзя.

Это тоже понятно. Неужели сделать сигнал с Z состоянием может вызвать хоть какие-то трудности?

27 minutes ago, des00 said:

На первых ддр были некратные(нечетные) СL 2.5 такта, на ддр2 такое убрали.

Нее, первые DDR это не для меня 

 

[des00 25]

5 minutes ago, zombi said:

Это тоже понятно. Неужели сделать сигнал с Z состоянием может вызвать хоть какие-то трудности?

а вы попробуйте) этоже не просто сигналы, именно по этим стробам и идет захват. причем местоположение этих стробов для чтения/записи разное.

Я не говорю что это сделать не возможно, но сложнее чем для sdram, который левой задней ногой можно написать и он заработает)

[zombi 0]

13 minutes ago, des00 said:

а вы попробуйте) этоже не просто сигналы, именно по этим стробам и идет захват. причем местоположение этих стробов для чтения/записи разное.

При записи DQS копирует CK.

При чтении мне на важно какой он. Могу стробировать данные фронтом СК. Окно там получается огромное.

[des00 25]

Just now, zombi said:

При записи DQS копирует CK.

При чтении мне на важно какой он. Могу стробировать данные фронтом СК. Окно там получается огромное.

Это на рисунках, вы же инженер, тем более с плис работаете, ну откройте доку на порты ввода-вывода плис, учтите задержки и все такое, разрисуйте PHY.

А то выглядит все как диалог с ребенком "я это сделаю" - "сделаешь но учти вот это и вот это" - "вы все врете, я сделаю". 

[zombi 0]

Кроме формирования сигнала DQS других возражений против такого подключения памяти нет?

 

Чем будет отличаться способ формирования окна записываемых данных по фронту DQS для DDR2

от такого же формирования окна по CK для SDRAM? При условии что и CK и DQS формирует плис.

 

И чего такого особенного может случится при чтении?

Розовым отметил ширину окна достоверных данных на шине, если кто не понял.

Как уже писали, где-то здесь на форуме, там боинг можно посадить