[Flood 12]

3 часа назад, Lmx2315 сказал:

шта? Не может быть. Там встроенный генератор под это дело.

Если это Xilinx, то там есть вход EMCCLK для подачи внешней (не подверженной температурным изменениям) частоты, с помощью чего повышается предельная частота конфигурирования. Подробности - в соответствующем гайде.

Самое странное, что этот самый EMCCLK - не является глобальным тактовым входом :)

[Raven 8]

On 9/4/2020 at 3:00 PM, ViKo said:

Величиной (учитывая внутреннее сопротивление генератора), равной волновому сопротивлению линии. Если на конце линии нет согласования (что там внутри Spartan?), то будет отражение.

Только сопротивление д.б. равным не волновому сопротивлению, а разнице между волновым сопротивлением линии и выходным сопротивлением драйвера этой линии (т.е., дополнять последнее до волнового сопротивления линии).

[ViKo 1]

16 минут назад, Raven сказал:

Только сопротивление д.б. равным не волновому сопротивлению, а разнице между волновым сопротивлением линии и выходным сопротивлением драйвера этой линии (т.е., дополнять последнее до волнового сопротивления линии).

Я это и имел в виду, в скобках сообщил.

[dmitry-tomsk 0]

On 9/4/2020 at 7:48 PM, SolderMan said:

Заливка FPGA прошивки в этом проекте идет из микроконтроллера методом PassiveSerial.

Я узнаю.

Генератор нужен для ускорения загрузки из флэш, микроконтроллер грузит по обычному spi протоколу со своими тактами.

Два резистора нужно смотреть на signal integrity, длина трасс там связана с длиной волны, иначе отражения наложатся не в фазе и сигнал по форме исказится, что скажется на джиттере.

[ViKo 1]

не с длиной волны, а с длительностью фронта. И сказывается на звоне на фронте, в результате чего вместо одного такта можете получить два и более. Последствия понятны.