Трассировка одного тактового сигнала FPGA на 2 пина.

[SolderMan 0]

Приветствую.

Занят трассировкой (точнее доработкой) платы с Xilinx Spartan 6, и в новой ревизии девайса нужно завести 50MHz клок с генератора на ещё один пин в другом банке (трасса на стриншоте подсвечена)
Хотел узнать, стоит ли ставить последовательно резисторы (отметил красным оголо пада генератора)? Или это в данном случае не обязательно?

[vitzap 0]

Я бы сказал, крайне желательно. Без резисторов будет работать, но jitter будет больше. Кстати, почему около генератора?

И прочие линии от такта неплохо бы подальше отодвинуть, насколько это возможно.

Edited September 4, 2020 by vitzap

[SolderMan 0]

6 minutes ago, vitzap said:

Кстати, почему около генератора?

Где-то видел такое, вспомнил и решил спросить.
Буду очень рад выслушать как сделать правильно.

[Lmx2315 0]

Я предпочитаю соединения точка-точка , но если вам очень надо то можно и так развести . Резисторы поставьте в обе стороны - ими можно будет как-то потом повлиять на возможный "звон" .

12 минут назад, vitzap сказал:

Кстати, почему около генератора?

Если речь идёт о последовательном резисторе то где же ещё? У потребителя большое входное сопротивление, какой смысл рядом с ним ставить резистор? У источника маленькое выходное сопротивление, самое то рядом с ним поставить .

[SolderMan 0]

5 minutes ago, Lmx2315 said:

Резисторы поставьте в обе стороны

Не совсем понял что имеется в виду.

[Lmx2315 0]

27 минут назад, SolderMan сказал:

Не совсем понял что имеется в виду.

Ну у вас в два пункта назначения идут проводники с одного генератора , вот и поставьте деревом от пина генератора два резистора, один в сторону одной ноги плис, другой в сторону другой ноги ПЛИС.

Только зачем это надо? Почему вы не можете завести клок на глобальный вход ПЛИС и таким образом внутри ПЛИС распределить клок куда надо?

[ViKo 0]

Правильно, ставить около генератора последовательные резисторы в каждую линию. Величиной (учитывая внутреннее сопротивление генератора), равной волновому сопротивлению линии. Если на конце линии нет согласования (что там внутри Spartan?), то будет отражение. Но из-за резистора на выходе генератора отраженный сигнал не переотразится обратно к ПЛИС. В общем, будет хорошо.  

P.S. если фронт пологий, отражения не страшны.

[SolderMan 0]

14 minutes ago, Lmx2315 said:

Только зачем это надо? Почему вы не можете завести клок на глобальный вход ПЛИС и таким образом внутри ПЛИС распределить клок куда надо?

Ну я клок и так на GCLK завожу. А во втором банке клок понадобился человеку, который прошивкой занимается. Его тоже на GCLK ессно.

[Lmx2315 0]

1 минуту назад, SolderMan сказал:

Ну я клок и так на GCLK завожу. А во втором банке клок понадобился человеку, который прошивкой занимается. Его тоже на GCLK ессно.

Просто интересно зачем? Если клок заведён на глобальный вход то он и так везде в ПЛИС есть. 

[ViKo 0]

6 минут назад, Lmx2315 сказал:

Просто интересно зачем? Если клок заведён на глобальный вход то он и так везде в ПЛИС есть. 

До окончания процесса конфигурации - нет.

[Lmx2315 0]

9 минут назад, ViKo сказал:

До окончания процесса конфигурации - нет.

А зачем он может быть нужен до окончания конфигурации?

[ViKo 0]

Только что, Lmx2315 сказал:

А зачем он может быть нужен до окончания конфигурации?

Такты для процесса конфигурации.

[Lmx2315 0]

5 минут назад, ViKo сказал:

Такты для процесса конфигурации.

шта? Не может быть. Там встроенный генератор под это дело.

[SolderMan 0]

8 minutes ago, ViKo said:

Такты для процесса конфигурации.

Заливка FPGA прошивки в этом проекте идет из микроконтроллера методом PassiveSerial.

36 minutes ago, Lmx2315 said:

Просто интересно зачем?

Я узнаю.

[ViKo 0]

Только что, Lmx2315 сказал:

шта? Не может быть. Там встроенный генератор под это дело.

Там, вроде, можно и встроеные и наружные такты использовать.