Jump to content

    
Мур

Один из самых дорогих ресурсов по входам. Распоряжаемся...

Recommended Posts

25 minutes ago, Мур said:

Мне хотелось для полноты услышать мнение вообще. Не применительно к ситуации.

... Я бы постарался бы сделать  вот так и так, имея глобальные входы с особенным преимуществом вездесущности по чипу!

вам уже озвучили, глобальные линии здесь мимо кассы. Если вам нужно собирать shared bus со всего чипа в EMIF, то ваш путь в увеличении Read Setup и жестком ограничении слоев логики этой самой shared-bus в ПЛИС. Все это приведет к падению производительности EMIF. Если же вы хотите выжать максимум из EMIF, то, @RobFPGA уже сказал, задействуйте линию квитирования и делайте кеш-контроллер. Ну или зеркалируйте адресное пространство в промежуточный кеш для более быстрого чтения, но за это получите проблему когерентности памяти.

PS. Если вы ждете серебрянную пулю(с), то в таком проекте ее нет и не будет. Это общая проблема отображения плис на память проца через интерфейс памяти. Чем больше у вас слейвов в плис, тем сложнее будет декодер и мультиплексор.

Share this post


Link to post
Share on other sites
53 minutes ago, des00 said:

вам уже озвучили

Вопрос в лоб!

Вы на что тратите глобальные входы?  Кроме  CLK конечно...

 

Вы из тех, кто сажает 15 ножек входов на землю?

Share this post


Link to post
Share on other sites
32 minutes ago, Мур said:

Вопрос в лоб!

Вы на что тратите глобальные входы?  Кроме  CLK конечно...

 

Вы из тех, кто сажает 15 ножек входов на землю?

на тактовые. конструкторы ПП проектируют платы с возможностями расширения, поэтому выводят ноги, в том числе тактовые на дополнительные разьемы. Совет сажать все неиспользуемое на плате на землю, актуален при борьбе с эмсом и в большинстве своем совершенно не требуется. Посмотрите на любые киты. И как правильно отметил @RobFPGA, современные архитектуры очень не любят перетаскивание сигналов с глобальных линий в логику и назад, за исключением некоторых, типовых вариантов. Мне не понятно зачем вы вцепились вот в этот, по моему мнению устаревший, подход.

ЗЫ. Платы я не развожу уже лет 15, но даже в то время, наоборот старались глобальные тактовые зарезервировать под применение. вдруг потребуется сгенерированную тактовую пробросить, в то время нельзя было посадить сигнал внутри проекта на глобальную линию.

Share this post


Link to post
Share on other sites
33 minutes ago, des00 said:

... зачем вы вцепились вот в этот, по моему мнению устаревший, подход.

Спасибо.

...Не плохой повод поговорить о современности!...  И?  Что говорит практика?

Итого,- 16 глобальных входа и  4 PLL.  Могли бы сделать только 4 входа под них, а далее их выходы по-любому автоматом уже глобальны !   Тактирование, Карл...

К тому же все признают, что зоопарк частот считается плохим стилем с проблемами перевода событий в другие сетки частот. Ну конечно же иногда это важно, но зачем такое в масштабе 16ти входов!!!?

Сам Бог велел применять стробы WR , OE, тики таймеров на глобальные входы! Допускаю хитрость идти на встречу разводчикам П\п (уже не развожу лет 15 тоже). Дескать для удобства...   А не жирно ли?...

Давай молодежь!  Мысли вслух...   слабо?..

Ну хотя бы ради ради полноты темы!   Неужели нечего сказать?  Научите своих  жить, как говорят в Одессе...

Share this post


Link to post
Share on other sites
10 minutes ago, Мур said:

....

Смотрю на свои проекты, в которых от 8 до 20 частот и похоже я сильно устарел, не мне вам объяснять как делать. Вам виднее как поступить, а мне сие переливание из пустого в порожнее не интересно более.

Share this post


Link to post
Share on other sites
3 hours ago, Мур said:

Мне хотелось для полноты услышать мнение вообще. Не применительно к ситуации.

Мнение вообще: поставить Zynq: Z-7010, Z-7015, Z-7020, Z-7030, Z-7035 (или Z-7007S, Z-7012S, Z-7014S) и забыть про TMS..

Share this post


Link to post
Share on other sites

Приветствую!

1 hour ago, Мур said:

Ну хотя бы ради ради полноты темы!   Неужели нечего сказать?  Научите своих  жить, как говорят в Одессе...

Еще раз повторю  для тех кто по Сумской на работу ездит :biggrin: -  в общем случае нет смысла заниматься ранней оптимизацией части адреса и управления в глобальных линия если (и пока) не "вылизано" все остальное.

А в частном случае надо знать конкретику дизайна конкретной системы.  И если  менять параметры доступа со стороны DSP нельзя  (это уже повод задуматься об оптимальности дизайна системы)  то  как минимум надо пересматривать структуру дизайна в FPGA  в плане работы с регистрами.   

1 hour ago, Мур said:

К тому же все признают, что зоопарк частот считается плохим стилем с проблемами перевода событий в другие сетки частот. Ну конечно же иногда это важно, но зачем такое в масштабе 16ти входов!!!?

Вас кто то обманывает  - "зоопарк" частот  это обычная практика- например  у меня сейчас в среднем дизайне  пока  только 14 частот.  Из них  4 глобальных 2 региональных  и 8 локальных . А может быть и 8 региональных и 32 локальных  частоты. Клоковые домены это такой же ресурс как и LUT и BRAM  и грамотное пользование им всегда приносить профит. 

1 hour ago, Мур said:

Сам Бог велел применять стробы WR , OE, тики таймеров на глобальные входы! Допускаю хитрость идти на встречу разводчикам П\п (уже не развожу лет 15 тоже). Дескать для удобства...   А не жирно ли?...

Вопросы  веры  слабо вяжутся с инженерными решениями  но даже там вроде есть "Не делай себе кумира и никакого ..." :acute: 
Назначение  пинов  это вопрос проектирования системы и один из этапов разработки FPGA проекта. И жирно ли будет заводить сигнал с кнопки на пин глобального клока  зависит лишь от удобства  разводки и отсутствия других клоков/сигналов которые нужно было бы на этот пин завести.  

14 minutes ago, blackfin said:

Мнение вообще: поставить Zynq: Z-7010, Z-7015, Z-7020, Z-7030, Z-7035 (или Z-7007S, Z-7012S, Z-7014S) и забыть про TMS..

А вот тут я не согласен - TMS DSP во многих применениях хороши.  И хотя мое DSP-шное прошлое уже лет 10 как закончилось теплые воспоминания еще остались :yes3:  

Удачи! Rob.

Share this post


Link to post
Share on other sites

Значит получается так.

1.  Нет больше глобальных сигналов. И их ценности никакой потому больше нет. Атавизм прошлых семейств.. (как внешний Reset)

2. Чистые входы ущербны, потому как только входы. Выгоды быть не может.  Все на общих основаниях. Дешевка теперь..

3. Выгоднее проектировщику держать в голове локализации по доменам, чтобы не иметь проблем от расхождения фаз в синхроном дизайне.

...Продолжаем

4.  5.  ...

Share this post


Link to post
Share on other sites

Приветствую!

13 minutes ago, Мур said:

Значит получается так.

На такие вопросы получаются такие ответы 

13 minutes ago, Мур said:

1.  Нет больше глобальных сигналов. И их ценности никакой потому больше нет. Атавизм прошлых семейств.. (как внешний Reset)

... и FPGA тоже нет  так как ценность их применения с таким подходом к вопросам проектирование стремится к 0

15 minutes ago, Мур said:

2. Чистые входы ущербны, потому как только входы. Выгоды быть не может.  Все на общих основаниях. Дешевка теперь..

...  выгода есть но свете ответа на вопрос 1  ... 

16 minutes ago, Мур said:

3. Выгоднее проектировщику держать в голове локализации по доменам, чтобы не иметь проблем от расхождения фаз.

... проектировщику много чего надо держать в голове  - как минимум  как правильно задавать вопросы о том что в голове не укладывается ...

17 minutes ago, Мур said:

...Продолжаем

... продолжаем ??? :scratch_one-s_head:

Удачи! Rob.

Share this post


Link to post
Share on other sites
26 minutes ago, Мур said:

Дешевка теперь..

Конечно дешевка!

Сначала выбираем самую дешевую FPGA сделанную по мееедленному 60 нм техпроцессу, а потом пытаемся натянуть на неё 200 МГц.. :)

Quote

Built on a power-optimized 60 nm process, Intel® Cyclone® 10 LP FPGAs extend the low-power leadership of the previous generation Cyclone V FPGAs. 

 

Share this post


Link to post
Share on other sites
13 hours ago, blackfin said:

Конечно дешевка!  Сначала выбираем самую дешевую FPGA сделанную по мееедленному 60 нм техпроцессу, а потом пытаемся натянуть на неё 200 МГц.. :)

CYCLONE  III  это 65nm.  Но идея хорошая, потому как у 10LP  циклона такая же макро ячейка.  Такая миграция интересна тем, что благодаря более совершенным коммутациям межсоединений МЯ тот же самый дизайн занимает на 15% меньше ресурса (все-таки 20nm).  Это я проверял.  200МГц возможно, но нет необходимости.

13 hours ago, RobFPGA said:

... продолжаем ??? :scratch_one-s_head:

4. Я не претендую на особые звания  профессионала, как это значится возле моей аватарки. Мои достижения только благодаря тщательности верификации. Уговорить на корпус U484 мне стоило огромных усилий, хотя с ними я работал 15 лет назад.

5. В новой фирме, где 1000чел я ОДИН , кто работает с FPGA и компьютер слабенький и 2й монитор мне предоставили недавно.  У меня нет особо времени на учебу из-за постоянной текучки и выгребать приходится проекты без тестбенчей. А это мой конек! ...Пока держат, видимо за то, что справляюсь пока, да и оплата скромная... А тэмээсников 20 чел!

6. Пожалуй форум - это единственный канал общения по теме. Нет рядом коллег по фронту!

Share this post


Link to post
Share on other sites
1 hour ago, Мур said:

Такая миграция интересна тем, что благодаря более совершенным коммутациям межсоединений МЯ тот же самый дизайн занимает на 15% меньше ресурса (все-таки 20nm). 

Где вы там видели 20 nm ???

Share this post


Link to post
Share on other sites

Глобальный вопрос почти в тему: а что случилось с гибридными процессорами TMS? Где новые могучие ARM64 + DSP?

Последние жирные процессоры Keystone II вышли в 2012+ году и на этом все... Дальше развивается только Ситара?

Аналогичные процессоры от NXP также (вроде бы) остановились на уровне B4860, обновляется только армовая линейка Layerscape.

Похоже, DSP более не нужны? При этом, насколько можно судить по косвенным признакам, DSP-ядра в узкозаточенных телекоммуникационных асиках (телефонных модемах с минимумом открытых данных, процессорах для базовых станций, о которых вообще нет никакой открытой информации) никуда не делись.

Share this post


Link to post
Share on other sites

Приветствую!

15 minutes ago, Flood said:

...

Похоже, DSP более не нужны? При этом, насколько можно судить по косвенным признакам, DSP-ядра в узкозаточенных телекоммуникационных асиках (телефонных модемах с минимумом открытых данных, процессорах для базовых станций, о которых вообще нет никакой открытой информации) никуда не делись.

А  может и наоборот - текущие семейства   вполне перекрывают свою нишу позволяя иметь  стабильную прибыль с продаж.  А отсутствие  жесткой  конкуренции  не заставляет  гнать  новые версии MHz|ядра каждый год. 

Удачи!  Rob.

Share this post


Link to post
Share on other sites
10 hours ago, blackfin said:

Где вы там видели 20 nm ???

Эвона как!...  Для меня это открытие.

Считал 10 семейство  в 20nm, а  CYCLONE III 65mn.   Как же такое может быть?..    Позор на мои седины!

8 hours ago, Flood said:

Глобальный вопрос почти в тему: а что случилось с...

В 2008м г был на Альтеровской презентации и слушал об ARM-овских  ядрах в будущем 10м семействе и опто-электронных связях с внешним миром..

Дух захватывало!   И...   предатели  продались  Интелу!   Тьфу!

Монополизм - печать  21 века!

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.