Перейти к содержанию
    

quartus симуляция не запускается в Simulation Waveform Editor

Что он от меня хочет ?

И  где это настроить ?

Почему  это все не работает  сразу после установки ?

Spoiler

 

Determining the location of the ModelSim executable...

Using: C:\intelFPGA\20.1\modelsim_ase

To specify a ModelSim executable directory, select: Tools -> Options -> EDA Tool Options
Note: if both ModelSim-Altera and ModelSim executables are available, ModelSim-Altera will be used.

**** Generating the ModelSim Testbench ****

quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off EPM240 -c EPM240 --vector_source="C:/intelFPGA_lite/20.1/quartus/bin64/Waveform.vwf" --testbench_file="C:/intelFPGA_lite/20.1/quartus/bin64/simulation/qsim/Waveform.vwf.vt"

Info: *******************************************************************
Info: Running Quartus Prime EDA Netlist Writer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Sat Jul 25 19:12:07 2020
Info: Command: quartus_eda --gen_testbench --tool=modelsim_oem --format=verilog --write_settings_files=off EPM240 -c EPM240 --vector_source=C:/intelFPGA_lite/20.1/quartus/bin64/Waveform.vwf --testbench_file=C:/intelFPGA_lite/20.1/quartus/bin64/simulation/qsim/Waveform.vwf.vt
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Error (199014): Vector source file C:/intelFPGA_lite/20.1/quartus/bin64/Waveform.vwf specified with --testbench_vector_input_file option does not exist
Error: Quartus Prime EDA Netlist Writer was unsuccessful. 1 error, 1 warning
    Error: Peak virtual memory: 470 megabytes
    Error: Processing ended: Sat Jul 25 19:12:08 2020
    Error: Elapsed time: 00:00:01
    Error: Total CPU time (on all processors): 00:00:01

Error. 

 

Спасибо.

ScreenShot002309.jpg

2020-07-25~19_30_35.gif

Изменено пользователем ветерок

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

23 минуты назад, ветерок сказал:

А чем симуляцию  проводят ?

Modelsim - стандарт де факто.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 7/25/2020 at 6:26 PM, ветерок said:

Что он от меня хочет ?

А не пробовали в симуляторе сделать что-то типа > settings simulation/restore to defaults?

 

7 hours ago, Flip-fl0p said:

Modelsim - стандарт де факто.

Если по быстрому глянуть чего там получилось то встроенный симулятор самое то!

Хотя конечно надо быть готовым вот и к такому :biggrin: индусы жгутттт

Durdom2.jpg

 

А для EPM240 помнится в Q13.1 встроенный симулятор нормально не то что functional а даже реальный timing показывал.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Что-то мне показалось, что файл находится не по тому пути, где его хочет видеть квартус... Попробовать тупо переместить файл, где его ищут...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1 Simulation / Generate Modelsim Testbench and Script

2 Simulation / Simulation Settings / Restore to defaults

3 Simulation / Run ... Simulation

:spiteful:

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

https://marsohod.org/intel-quartus-prime/405-quartus-simulation-waveforms

По моему  вопросу  товарищ написал  маленький урок для   версии 20.1 . Но там у него  произошла  другая ошибка  которую он исправил и заработало, у меня   что-то иное.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 7/27/2020 at 2:50 PM, zombi said:

1 Simulation / Generate Modelsim Testbench and Script

2 Simulation / Simulation Settings / Restore to defaults

3 Simulation / Run ... Simulation

:spiteful:

 

Ничего генерировать  тут нет нужды, при каждом  запуске  все само происходит, перед каждым запуском симуляции, без оповещения  пользователя.

On 7/27/2020 at 11:53 AM, Yuri124 said:

Что-то мне показалось, что файл находится не по тому пути, где его хочет видеть квартус... Попробовать тупо переместить файл, где его ищут...

Что-тов этом есть но все вроде нормально, надо подумать...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

В общем  все получилось.  По дороге я узнал что  нельзя  имена  давать  выводам  1,2,3,4. При этом возникает какая-то  ошибка  с INTEGER  и ее название    никак не подталкивает на мысль  что надо переименовать (я лишь  интуитивно  сообразил потому что в какой-то программе  по рисованию схем тоже были какие-то проблемы с этим в ее   младенческом возрасте) Потом a назвал  вывод OUT_-  и он тоже  выдавал какую-то дичайшую дичь.

 

Мне очень не понравилась программа, чрезвычайно не дружественный интерфейс,  нищий, не меняемый и не добавляемый набор  быстрых клавиш. Многие вещи не очевидны.

 

Я вспомнил нашу почту, там на кассах таблички 1,4,2,3.

Я никак не мог понять  зачем такой тупняк ? люди приходят и постоянно путаются  в  их головах нормальный порядок я  поставил  таблички по-порядку и такой шухер начался, выскочил какой-то персонаж и  в панике давай переставлять как было рассказывая какой-то бред с номерами касс чеками и т.д. и .п. 

Как-будь-то  это это какая-то   проблема  вселенского масштаба.

В общем вот квартус

 

Но это рабочие места в тех. поддержке  :biggrin:

Изменено пользователем ветерок

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Если Вы ругаете Квартус, тогда не быть Вам инженером ПЛИС.

Увы наши будни состоят на 15% из разработки, 35% дебаг того что "разработали" и где-то 50% война с интерфейсом/IDE/EDA. И хорошо если есть документация, или техподдержка, или вот такой форум.

Да я согласен, что у Ква не самый приятный интерфейс. За то у нах лучшая документация (пишут прям как для дэбилов - детально и внятно). Да у Xilinx получше IDE, но упаси Элон начать там симулировать... Это не говоря про другой софт типа Synopsys или Cadence. Где иногда нельзя выходить за рамки консоли ибо можно глаза/руки/голову сломать.

А по поводу имён - для начала стоит ознакомиться со сводом общих правил. Многое перекочевало из программирования (т.к. весь софт пишут программисты). И называть числовыми названиями переменные/порты/неты/т.д. нельзя, ровно как нельзя, чтобы название начиналось с числа/символа. Только хардкор, только буквы.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Для себя уже решил, переезжать на   Xilinx, там все  лучше  при тех же  ценах. (на aliexpress)

 Стартовые   цены  у   intel FPGA например   на чипы с поддержкой DDR SDRAM очень отталкивают.

Просто в виду   печальнейшего обстоятельство бывшая  альтера заехала в Россию раньше? поэтому    сейчас имеется то что имеется. Надеюсь  все изменится.

Изменено пользователем ветерок

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

21 minutes ago, Nick_K said:

За то у нах лучшая документация (пишут прям как для дэбилов - детально и внятно).

Ага... Скажите где детально и внятно прочитать как осуществить Gate Level Simulation для чипов MAX10 в среде квартус?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Увы ввиду исторического развития и длинной запутанной истории конкуренции Xilinx/Altera на рынке СНГ, я (как и многие другие) очень сомневаюсь, что Альтера/Интел когда-либо сможет пробиться в привлекательный сегмент. А если учесть, что я писал слово Интел, а у них и так мегапроблемы начались, то иподавно

2 minutes ago, zombi said:

Ага... Скажите где детально и внятно прочитать как осуществить Gate Level Simulation для чипов MAX10 в среде квартус?

У Квартуса нет симулятора. Единственная вещь превосходящая на голову Xilinx и категорически правильное решение - использование Modelsim в качестве встроенного симулятора.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

4 minutes ago, Nick_K said:

категорически правильное решение - использование Modelsim в качестве встроенного симулятора.

Хорошо, спрошу по другому.

где детально и внятно прочитать как осуществить Gate Level Simulation для чипов MAX10 в среде квартус с использованием Modelsim в качестве встроенного симулятора?

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...