Jump to content

    
Sign in to follow this  
PavelZ

Простой проект на ПЛИС и микроконтроллере, анализатор и низкочастотный осциллограф

Recommended Posts

Под Диптрэйс есть уже какие-то библиотеки, с небольшими схемами им можно пользоваться бесплатно, много любительских схем есть на нём. Альтиум смотрю в ознакомительных целях, но легально его использовать нет возможности...

Все конденсаторы неполярные. Полевые транзисторы не МДП, обычные двухзатворные, не было других картинок в библиотеке, как и для конденсаторов с резисторами. Вариант без микросхем (будем считать, что компаратор у нас это вход LDVS циклона, я попробую так). Q1 и Q2 диф.пара, Q7 ключ переключающий направление тока, Q5 и Q8, источники тока для равномерного заряда и разряда конденсатора C3, чтоб получить треугольное напряжение. Преобразование в PWM происходит в итоге по обоим фронтам, как на спаде, так и на подъёме. Схема усиливает меандр, подаваемый с генератора из FPGA и превращает в треугольник. Полевики нужны для снижения влияния ёмкости (и сопротивления, если там поставить резисторы для снижения наводок в кабеле) LDVS и соединительных проводов на измеряемый сигнал и интегрирующую цепочку.

напряжение PWM преобразователь.pdf

Edited by PavelZ

Share this post


Link to post
Share on other sites

Практически, с таким узлом и TDC измерителем длины импульсов, реализованном в FPGA, уже можно смотреть сигнал, к примеру, на ножке кварцевого резонатора с амплитудами немного выше 3V, то есть в большинстве современных схем. В других случаях уже понадобится делитель, либо усилитель для измеряемого сигнала. Это, с учётом чувствительности LDVS входа в 100 mV, примерно как раз 5-6 бит разрешения, что вполне достаточно для многоканального анализатора.

Share this post


Link to post
Share on other sites

Подытожу. Есть два, интересных для меня варианта.
Один, это R-2R ЦАП и АЦП последовательного приближения, который позволяет получить высокую разрядность, при частоте в 2 раза меньшей (для 8 бит) преобразования от максимально возможной для FPGA, за счёт фазового сдвига на 4 сигнала тактирования. Загвоздка только в быстродействующем компараторе с достаточной чувствительностью. Использование LDVS входа чипа ограничивает нас разрешением в 5-6 бит (при допустимых напряжениях на входе и гистерезисе), но это можно преодолеть дополнительными каскадами усиления на транзисторах.
Второй вариант это интегрирующая RC цепочка, преобразующая меандр генератора в треугольные импульсы, преобразование компаратором напряжения в длительность импульса и измерение этого значения в TDC, за счёт задержек в логических ячейках и линейном шифраторе положения условной точки в код. В данном случае мы можем получить более высокую частоту преобразования, но ограниченную качеством исполнения схемы и применяемых дискретных элементов.

Добавил в схему второй диф. каскад, чтоб улучшить чувствительность (снизить гистерезис) LDVS входа. Без усилителя меандра и интегратора, эту часть схемы, вместе с истоковыми повторителями можно использовать в АЦП последовательного приближения. Если не пугает возня с дискретными элементами, такая схема позволит обойтись без хороших ОУ и компараторов.

напряжение PWM преобразователь.pdf Преобразователь.dch

Share this post


Link to post
Share on other sites
3 hours ago, PavelZ said:

с учётом чувствительности LDVS входа в 100 mV

100мВ, это из стандарта на цифровой интерфейс, и не имеет никакого отношения к чувствительности аналогового компаратора на базе LVDS входа. Гистерезиса там нет, реальная аналоговая чувствительность определяется шумами, и зависит от качества разводки, питания, помех от других выводов, и тд. У меня получалось видеть полезный сигнал при чувствительности примерно 1мВ/дел (для стробоскопа, не на базе TDC).

Дифкаскад на внешних дискретных компонентах, выйдет несравненно хуже по всем параметрам, относительно самого LVDS входа.

Share this post


Link to post
Share on other sites
55 minutes ago, PavelZ said:

R-2R ЦАП и АЦП последовательного приближения, который позволяет получить высокую разрядность, при частоте в 2 раза меньшей (для 8 бит) преобразования от максимально возможной для FPGA, за счёт фазового сдвига на 4 сигнала тактирования

Можно поинтересоваться блок-схемой этого устройства? Каким образом собираетесь "замораживать" аналоговые выборки измеряемого сигнала, пока будут идти 4 параллельных процесса преобразования в цифру?

 

13 minutes ago, Leka said:

У меня получалось видеть полезный сигнал при чувствительности примерно 1мВ/дел

Т.е. LVDS приемник работал в качестве компаратора при разнице на входах менее 1 мВ? А какое было при этом его быстродействие?

Share this post


Link to post
Share on other sites
23 minutes ago, Yuri124 said:

Т.е. LVDS приемник работал в качестве компаратора при разнице на входах менее 1 мВ? А какое было при этом его быстродействие?

Надо еще определиться, что понимать под быстродействием. Общая задержка переключения тут не играет роли. Для стробоскопа важнее другое, например, зависимость минимальной амплитуды обнаруживаемого импульса от его длительности, точность измерения амплитуды в зависимости от длительности, и тп.

На практике видно, например, что помеха на питании ПЛИС 1.2В имеет пилообразную форму, амплитудой ~4мВ, частотой 100МГц (как раз тактовая частота дизайна).  

Share this post


Link to post
Share on other sites
1 hour ago, Yuri124 said:

Каким образом собираетесь "замораживать" аналоговые выборки измеряемого сигнала, пока будут идти 4 параллельных процесса преобразования в цифру?

Думаю, что замораживать не надо. Процессы не параллельны, а сдвинуты по фазе на 45 град. Но нужны 4 пары входов, запараллеленные на две точки сравнения напряжений с ЦАП и на измеряемом входе. И не важно, что напряжение там немного изменится, возможно потребуется использовать входной повторитель, усилитель с ограничением по нарастанию выходного напряжения. Просто эмпирически думаю, что этого будет достаточно, на таких частотах сравнения сигнала с образцом. Так же как и в сравнении с треугольным сигналом. Суть одна и та же. Устройство хранения и выборки нужно на более низких частотах, а тут уже физически, чтоб перезарядить ёмкости активных элементов, требуются значительные затраты энергии...

Edited by PavelZ

Share this post


Link to post
Share on other sites

К примеру, такой усилитель https://www.analog.com/media/en/technical-documentation/data-sheets/AD45048.pdf что я заказал, имеет максимальную скорость нарастания 25 V/μs, которая, естественно ниже, при обратной связи. При частоте выборки 4*200 мГц, это 1,25 nS из которых большую часть времени уйдёт на установление сигнала. На сколько сможет изменится напряжение на выходе данного ОУ за это время?

 

1 hour ago, Leka said:

важнее другое, например, зависимость минимальной амплитуды обнаруживаемого импульса от его длительности, точность измерения амплитуды в зависимости от длительности, и тп

Да, это самое важное. Успеет ли сработать компаратор и то ли мы увидим в итоге, что нам нужно...

Edited by PavelZ

Share this post


Link to post
Share on other sites

Стробоскоп, 1мВ/дел по вертикали, 10нс/дел по горизонтали, закороченный вход, импульсные наводки от генератора меандра. Это старый вариант дизайна, в новом шумовая дорожка заметно меньше (была обусловлена помехами при передаче данных в комп). 

p.png

В экспериментах доходил до 0.2мВ/дел (сигналы различимы только с усреднением), но в этом случае большие проблемы с генератором опорного уровня, температурный дрейф и тп.

И это все на LVDS входах.

Share this post


Link to post
Share on other sites

Передаю готовую картинку (~32Кбайт, например 800*400 точек, если один канал) через виртуальный КОМ-порт (~5Мбит/сек, получается ~20кадров/сек). Так решил из соображений эргономики. Например, платка-щуп 2см*5см, stm32 + ПЛИС, связана с компом одним тонким usb-шнурком, по которому и питание, и данные, и прошивать можно как МК, так и ПЛИС (причем без каких-либо кнопок или дополнительных разъемов). Программа на стороне компа своя.

Share this post


Link to post
Share on other sites
1 час назад, Leka сказал:

Стробоскоп, 1мВ/дел по вертикали, 10нс/дел по горизонтали, закороченный вход, импульсные наводки от генератора меандра. Это старый вариант дизайна, в новом шумовая дорожка заметно меньше (была обусловлена помехами при передаче данных в комп). 

p.png

В экспериментах доходил до 0.2мВ/дел (сигналы различимы только с усреднением), но в этом случае большие проблемы с генератором опорного уровня, температурный дрейф и тп.

И это все на LVDS входах.

А есть где либо описание вашего метода?

Share this post


Link to post
Share on other sites
6 часов назад, PavelZ сказал:

Один, это R-2R ЦАП и АЦП последовательного приближения, который позволяет получить высокую разрядность, при частоте в 2 раза меньшей (для 8 бит) преобразования от максимально возможной для FPGA, за счёт фазового сдвига на 4 сигнала тактирования.

Пардонте... А что значит "4 сигнала тактирования", если Вы говорит е о то, что у Вас только один ЦАП и один компаратор? 

То, о чем я написал, подразумевает не только 4 сигнала тактирования, но и для каждого канала свой R-2R ЦАП и свой компаратор... Ведь у каждого резистора должен быть свой ключ, сделанный из вывода ПЛИС, ну и как он будет работать на 4-х кратной частоте? Как триггер - нет, значит только как сборка логических сигналов... И что там получится - 4-х уровневая логика?

Share this post


Link to post
Share on other sites

 

5 minutes ago, alxkon said:

А есть где либо описание вашего метода?

Обсуждение было несколько лет назад на этом форуме, в ветке про "народный осциллограф". Тогда я предложил "скоп за 30 коп." в качестве проекта выходного дня. Там и есть общее описание метода. 

 

Edited by Leka

Share this post


Link to post
Share on other sites
8 hours ago, iosifk said:

А что значит "4 сигнала тактирования", если Вы говорит е о то, что у Вас только один ЦАП и один компаратор?

Один набор резисторов, но разряды, по очереди в разных фазах должны активироваться. И четыре компаратора, завязанные на одну эту цепочку... Полный код должен сниматься (при 8 бит) каждые два полных такта или 3 такта при 12 бит. Второй метод (с интегратором) не даст такой точности, но он, теоретически сможет работать на больших частотах.

8 hours ago, Leka said:

Там и есть общее описание метода.

Тему видел, но не осилил всё прочитать. Как я понял, до USB3.0 дело не дошло...

Но вы не пробовали добавить диф. каскад, почему уверены, что с ним будет хуже? Входной преобразователь можно попробовать дополнительно экранировать, даже сделать более термостабильным. Хотя, чтоб уменьшить шумы, надо его охлаждать...

10 hours ago, Leka said:

В экспериментах доходил до 0.2мВ/дел (сигналы различимы только с усреднением), но в этом случае большие проблемы с генератором опорного уровня, температурный дрейф и тп.

И это все на LVDS входах.

 

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this