Перейти к содержанию
    

Как называется в FPGA порог по входу при котором переворачивается 0 и 1 на LVDS ?

Тоесть какая минимальная разница  должна быть достигнута.

Это какое-то значение в миливольтах.

И например в этом преобразователе это какой параметр ?

https://datasheet.lcsc.com/szlcsc/Texas-Instruments-TI-SN65LVDS2DBVR_C38204.pdf

 

Изменено пользователем ветерок

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

нарастание фронта?

slew rate если я правильно понял вопрос. Или вам не время нарастания надо?

Изменено пользователем new123

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

стр.6

Positive-going differential input voltage threshold

Negative-going differential input voltage threshold

Оба по 100 мВ

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Это называется slew rate и характеризирует наклон фронта.

А срабатывание происходит, насколько я помню, на 60% номинального напряжения. К примеру если 0 - это 0V, а 1 - это 5V, то порог переключения с 0->1 будет 0+(5*0,6)=3V, а назад с 1 в 0 на 1-(5*0,6)=2V.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

45 minutes ago, Nick_K said:

срабатывание происходит, насколько я помню, на 60% номинального напряжения

Это Вы с чем-то близким к CMOS перепутали. LVDS - разница напряжений на 2-х проводах, представляющих собой линию с волновым сопротивлением 100 Ом, нагруженную на согласующий резистор такого же сопротивления

http://www.gaw.ru/html.cgi/txt/interface/lvds/lvds.htm

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

2 hours ago, Yuri124 said:

Это Вы с чем-то близким к CMOS перепутали

Ок, а у CMOS тогда какой порог срабатывания. Даже скажем у портов ПЛИС, чтобы конкретнее. Я делал эксперименты на частотном оборудовании - там чётко было видно спад срабатывания. Вот только не помню точного значения

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

8 hours ago, MegaVolt said:

стр.6

Positive-going differential input voltage threshold

Negative-going differential input voltage threshold

Оба по 100 мВ

Спасибо, то что надо!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

16 hours ago, Nick_K said:

у CMOS тогда какой порог срабатывания

Если не триггер Шмитта - то порог полпитания.

Есть серии "физически" CMOS логики, но совместимой с TTL - тогда у нее пороги и питание как у TTL.

Изменено пользователем Yuri124

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...