Jump to content

    

Recommended Posts

Есть два вопроса :

1. Как из произвольной частоты ( к примеру 113,3759 МГц  )   сгенерировать удвоенную и деленную на 2 частоты., которые должны быть точно выравнены по фазе с исходной частотой.

2. Где посмотреть report с фактическими ( после implementation) данными по сдвигам фаз?

 

Share this post


Link to post
Share on other sites

Сам PLL по принципу работы гарантирует стабильность соотношения фаз. А конкретные величины зависят от путей по клоковому дереву и обычно можно посмотреть в отчетах STA.

Share this post


Link to post
Share on other sites
2 часа назад, dvladim сказал:

Сам PLL по принципу работы гарантирует стабильность соотношения фаз. А конкретные величины зависят от путей по клоковому дереву и обычно можно посмотреть в отчетах STA.

Если мы говорим за Xilinx, то у него есть настройка, когда PLL на выходе генерирует фазу клока точно такую-же как и у входного клока.

Share this post


Link to post
Share on other sites
19 hours ago, mirobest said:

Как я понимаю примитив PLL не гарантирует равенства фаз.

Вам нужен примитив MMCM. Там в настройках есть параметр выравнивания по фазе. Фактически MMCM это DCM скрещённое с PLL с достоинствами обоих и без недостатков (PLL всё ещё используется для внешнего коннекта к периферии).

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this