[mirobest 0]

Есть два вопроса :

1. Как из произвольной частоты ( к примеру 113,3759 МГц  )   сгенерировать удвоенную и деленную на 2 частоты., которые должны быть точно выравнены по фазе с исходной частотой.

2. Где посмотреть report с фактическими ( после implementation) данными по сдвигам фаз?

 

[mirobest 0]

Как я понимаю примитив PLL не гарантирует равенства фаз. 

[dvladim 0]

Сам PLL по принципу работы гарантирует стабильность соотношения фаз. А конкретные величины зависят от путей по клоковому дереву и обычно можно посмотреть в отчетах STA.

[mirobest 0]

cпасибо

 

[Flip-fl0p 4]

2 часа назад, dvladim сказал:

Сам PLL по принципу работы гарантирует стабильность соотношения фаз. А конкретные величины зависят от путей по клоковому дереву и обычно можно посмотреть в отчетах STA.

Если мы говорим за Xilinx, то у него есть настройка, когда PLL на выходе генерирует фазу клока точно такую-же как и у входного клока.

[Nick_K 0]

19 hours ago, mirobest said:

Как я понимаю примитив PLL не гарантирует равенства фаз.

Вам нужен примитив MMCM. Там в настройках есть параметр выравнивания по фазе. Фактически MMCM это DCM скрещённое с PLL с достоинствами обоих и без недостатков (PLL всё ещё используется для внешнего коннекта к периферии).