Jump to content

    

Проброс JTAG в PL часть Zynq7000

Хочу запустить RISC-V ядро на Z7020. Система (Vexriscv) уже собрана, можно размещать. Можно ли как-то пробросить JTAG порт внутрь чтобы подцепить RISC-V к тому же интерфейсу на котором висит PS?

Share this post


Link to post
Share on other sites
39 минут назад, count_enable сказал:

 Можно ли как-то пробросить JTAG порт внутрь чтобы подцепить RISC-V к тому же интерфейсу на котором висит PS?

Посмотрите BSDL файл на эту микросхему. Если там сделано "как раньше", то в списке адресов регистров, доступных по JTAG должны быть два пользовательских адреса. А у Ксайлинкса в библиотеке примитивов должно быть описание примитива jtag и пример его подключения к проекту пользователя...

Ну а дальше начинаются проблемы, потому как API от USB порта Ксайлинкс никому не дает. И только возможно, что Диджилендовские драйвера под FTDI Вам подойдут. А если нет, то придется написать свой софт для jtag под диджилендовские драйвера. 

Share this post


Link to post
Share on other sites

Есть примитив BSCANE, но он дает только возможность использовать JTAG User Instruction. А вот описанного способа как подключить свой JTAG внутри своей корки к цинковскому TAP найти не удалось.

 

UPDATE:

Похоже что проблема нерешаема. Есть один проект где используется BSCANE чтобы программировать RISC-V, но отладка таким образом невозможна. https://github.com/watz0n/learn-rv32i-arty

 

Share this post


Link to post
Share on other sites
34 минуты назад, count_enable сказал:

Есть примитив BSCANE, но он дает только возможность использовать JTAG User Instruction. А вот описанного способа как подключить свой JTAG внутри своей корки к цинковскому TAP найти не удалось.

Так вот, оно и есть. Там 2 пользовательских адреса. Один используется для косвенной адресации адреса в отлаживаемой схеме, а другой - для косвенной же загрузки данных. 

Share this post


Link to post
Share on other sites
On 5/18/2020 at 11:58 AM, count_enable said:

Хочу запустить RISC-V ядро на Z7020. Система (Vexriscv) уже собрана, можно размещать. Можно ли как-то пробросить JTAG порт внутрь чтобы подцепить RISC-V к тому же интерфейсу на котором висит PS?

PS - это что? Processor System? Тогда лучше сейчас просто выведите JTAG на доступный простой разъем, и наслаждайтесь OpenOCD. Подключение своего TAPC из зоны программируемой логики даже к TAPC этой программируемой логики (через который ее конфигурируют и идет общение с Vivado Lab) - это нетривиальная комплексная задача, достойная отдельного проекта. А подключение к процессорному TAPC - я вообще не уверен, что оно возможно, тем более для той функциональности, которую вы ищете.

Могу проконсультировать по деталям подключения JTAG к разъему (выбор, настройка в проекте и т.п.),- если поделитесь деталями происходящего: на какой плате, FPGA top-level file (можно его выжимку) и т.п.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this