[embddr 0]

Добрый день, коллеги!

Появилась потребность избавиться от стабов в переходных отверстиях. Плата 2.15мм толщиной, переход с первого слоя на третий глубиной 0.3мм с учетом меди.

Скажите, какой сейчас самый технологичный вариант пройти два слоя? Я сейчас выбираю между обратным сверлением (глубина примерно 1.6мм) и глухим переходным отверстием (диаметром 0.4)? Место под то и другое есть, хоть и впритык. Или может быть сейчас лучше сделать uVia или stacked uVia?

Про обратное сверление я как-то редко стал слышать, его вообще сейчас применяют? 

[MadCraven 0]

Добрый день, а какие у вас скорости что понадобилось избавляться от стабов?

[embddr 0]

5 и 6.25 Гб/с.

[MadCraven 0]

А какой интерфейс? ИМХО это не такой высокий битрейт чтоб заморачиваться по этому поводу. А по каким выводам решили что нужно избавляться от стабов, делали SI?

[embddr 0]

Интерфейсы PCIe и SRIO. Именно по результатам моделирования потребовалось убрать стабы.

[MadCraven 0]

Делают сейчас вполне массово и то и другое. Бэкдрилл по-дешевле будет. Но конечно хотелось бы посмотреть какие получились s-параметры и глаза. 

[embddr 0]

1 минуту назад, MadCraven сказал:

Делают сейчас вполне массово и то и другое. Бэкдрилл по-дешевле будет.

Спасибо за конструктив.

[embddr 0]

4 часа назад, MadCraven сказал:

Но конечно хотелось бы посмотреть какие получились s-параметры и глаза. 

Вот графики S11 и S21 (красный - обычный via, зеленый - blind):

 

[Flood 0]

6 часов назад, embddr сказал:

5 и 6.25 Гб/с.

Иными словами, до 3.125ГГц. Точно нужно убирать стабы? Хотя 1,6мм конечно многовато, м.б. переложить трассы на нижний слой?

Отражения, конечно, красивее выглядят с блайндом, но на 3ГГц вроде не прям ужас-ужас.

Если не секрет, в чем моделировали? Есть ли в результатах глазковая диаграмма?

[embddr 0]

41 минуту назад, Flood сказал:

Отражения, конечно, красивее выглядят с блайндом, но на 3ГГц вроде не прям ужас-ужас.

Ну, полезный спектр пошире, чем 3ГГц. В общем, на сквозных переходах, для PCIe с half-swing, искажения выходят за бюджет. А на слепых переходах всё в порядке.

Моделировал в HL. В результатах есть BER канала для стандартных параметров приемопередатчика PCIe. Модель реального трансивера отсутствует, а строить глазок с моделями от других чипов смысла особого нет (хотя, я конечно его строил из любопытства).

[Uree 0]

Интел для обоих каналов ограничивает VIA stub на уровне 80mils:

так что есть сомнения в вашей симуляции.

Со спектром там тоже не все плохо - его сужают как только можно, чтобы не иметь проблем с ЭМС.

[embddr 0]

У меня стаб 75 mil. Можно, конечно, поверить Интелу и оставить как есть, но стоит ли?

7 часов назад, Uree сказал:

так что есть сомнения в вашей симуляции. 

Ваше право.

7 часов назад, Uree сказал:

Со спектром там тоже не все плохо - его сужают как только можно, чтобы не иметь проблем с ЭМС.

В моём случае, отрицательный пик на S21 и 0dB на S11 говорит о том, что в этой точке резонанс и стоячая волна, что как бы не уменьшает излучение

Хотя, это как фильтр на стабе, только не согласованный. Надо в СВЧ помоделировать, даже интересно стало.

В любом случае, тема не о нужности слепых переходов, а о технологии производства. Хотелось бы услышать мнение технологов.

[Flood 0]

20 часов назад, embddr сказал:

Про обратное сверление я как-то редко стал слышать, его вообще сейчас применяют? 

ИМХО, перестали говорить, т.к. оно стало обыденностью. По наблюдениям - применяют массово везде, кроме бытовой электроники и ПК. Обычно на линках от 10Гбит и выше.

[peshkoff 0]

pcie 3.0, ddr4 и т.п. пока сбои не дает. стабы есть, обходимся без микровиа и бэкдриллинга.

но если переживаете, самый простой вариант - убрать на самые глубокие сигнальные слои

[Uree 0]

Видимо что-то мешает. Хотя если это самое важное, то почему бы с него и не начать планировку дизайна, а все остальное ляжет как ляжет.