cniism 1 1 марта, 2022 Опубликовано 1 марта, 2022 · Жалоба Спасибо. Не сообразил :( Почему то в библиотеке via были со вскрытой маской.... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 18 мая, 2022 Опубликовано 18 мая, 2022 · Жалоба Добрый день. Пользуюсь Expedition v2.5 обновление 19. Столкнулся со следующим моментом. При разводке платы, если цепь (обычно цепь питания) внесена в список Plane (Plane Assignment) то если в процессе разводки какая ни будь цепь не до конца разведена, (например отвод от вывода через переходное отверстие соединен со слоем в котором находится Plane но при этом сам полигон относящийся к данной цепи не имеет контакта с переходным отверстием) то при проведении DRC ошибка (отсутствие соединения) не отображается. Проблемы с соединением не возникает если весь слой занимает один полигон, переходное отверстие обязательно обеспечит соединение, но если на слое находится несколько изолированных полигонов то у меня возникает такая ситуация. Сейчас просто проверяю визуально все цепи которые находятся в списке Plane Assignment. Вопрос в следующем - как настроить DRC чтоб он вылавливал данную ошибку. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 1 18 мая, 2022 Опубликовано 18 мая, 2022 · Жалоба 2 hours ago, cniism said: Добрый день. Пользуюсь Expedition v2.5 обновление 19. Столкнулся со следующим моментом. При разводке платы, если цепь (обычно цепь питания) внесена в список Plane (Plane Assignment) то если в процессе разводки какая ни будь цепь не до конца разведена, (например отвод от вывода через переходное отверстие соединен со слоем в котором находится Plane но при этом сам полигон относящийся к данной цепи не имеет контакта с переходным отверстием) то при проведении DRC ошибка (отсутствие соединения) не отображается. Проблемы с соединением не возникает если весь слой занимает один полигон, переходное отверстие обязательно обеспечит соединение, но если на слое находится несколько изолированных полигонов то у меня возникает такая ситуация. Сейчас просто проверяю визуально все цепи которые находятся в списке Plane Assignment. Вопрос в следующем - как настроить DRC чтоб он вылавливал данную ошибку. Вы batch drc имеете в виду ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 19 мая, 2022 Опубликовано 19 мая, 2022 · Жалоба 17 hours ago, PBO said: Вы batch drc имеете в виду ? Добрый день. Да. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 1 19 мая, 2022 Опубликовано 19 мая, 2022 · Жалоба 1 minute ago, cniism said: Добрый день. Да. Покажите с какими настройкам вы запускаете batch drc В design status показывает что 100% разведена плата ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 19 мая, 2022 Опубликовано 19 мая, 2022 · Жалоба ======================================================================= Xpedition Layout - Version 120.0.1628.2758 ======================================================================= Job Directory: C:\my_design_2\PCB\ Design Status Report: C:\my_design_2\PCB\LogFiles\DesignStatus_02.txt Thu May 19 18:31:51 2022 ======================================================================= DESIGN STATUS ======================================================================= Board Size Extents ............ 160 X 100 (mm) Route Border Extents .......... 159.5 X 99.5 (mm) Actual Board Area ............. 15,996 (mm) Actual Route Area ............. 15,867.01 (mm) Placement Areas: Name Available Required Required/Available Entire Board 31,992 Sq. (mm) 16,135.86 Sq. (mm)50.44 % Pins .......................... 3073 Pins per Route Area ........... 0.19 Pins/Sq. (mm) Layers ........................ 8 Layer 1 is a signal layer Trace Widths .......... 0.15, 0.2, 0.22, 0.5, 1 Layer 2 is a Positive Plane Layer with nets GND Trace Widths .......... 0.2 Layer 3 is a signal layer Trace Widths .......... 0.15, 0.17, 0.2, 0.5 Layer 4 is a Positive Plane Layer with nets VCC_AUX VCC_BRAM VCC_INT VCC_MGTA VCC_NEG VCC_3V3 VCC_5V VCC_12V VTT_MGTA Trace Widths .......... 0.15, 0.2 Layer 5 is a signal layer Trace Widths .......... 0.15, 0.2, 0.23, 0.5 Layer 6 is a signal layer Trace Widths .......... 0.15, 0.2, 0.26, 0.28, 0.5 Layer 7 is a Positive Plane Layer with nets VCC_12V VCC_3V3 Trace Widths .......... None. Layer 8 is a signal layer Trace Widths .......... 0.15, 0.2, 0.22, 0.25, 0.5 Nets .......................... 512 Connections ................... 2370 Open Connections .............. 0 Differential Pairs ............ 14 Differential Pair Names: $2N1342 $2N1343 $2N1344 $2N1345 $2N1346 $2N1347 $2N1349 $2N1475 $2N1350 $2N1351 $2N1352 $2N1353 $2N1354 $2N1355 $2N1356 $2N1357 $2N1358 $2N1359 $2N1360 $2N1361 $2N1362 $2N1363 $2N1364 $2N1365 $2N1366 $2N1367 $2N1368 $2N1369 Percent Routed ................ 100.00 % Netline Length ................ 0 (mm) Netline Manhattan Length ...... 0 (mm) Total Trace Length ............ 33,176.37 (mm) Trace Widths Used (mm) ........ 0.15, 0.17, 0.2, 0.22, 0.23, 0.25, 0.26, 0.28, 0.5, 1 Vias .......................... 1916 Via Span Name Quantity 1-8 TR0,4_0,2 1 TC0,4_D0,2 1296 TC0,6_D0,3_P 227 VC0.6_D0.3 392 Teardrops....................... 0 Pad Teardrops............... 0 Trace Teardrops............. 0 Custom Teardrops............ 0 Tracedrops...................... 0 Virtual Pins.................... 0 Guide Pins ..................... 0 Parts Placed .................. 671 Parts Mounted on Top ...... 295 SMD ................... 216 Through ............... 78 Test Points ........... 0 Mechanical ............ 1 Parts Mounted on Bottom ... 376 SMD ................... 311 Through ............... 65 Test Points ........... 0 Mechanical ............ 0 Embedded Components ........ 0 Capacitors ............. 0 Resistors .............. 0 RF Shapes .................. 0 Edge Connector Parts ...... 0 Parts not Placed .............. 0 Nested Cells .................. 0 Jumpers ....................... 0 Through Holes ................. 2393 Holes per Board Area ...... 0.15 Holes/Sq. (mm) Mounting Holes ................ 7 Wirebonds Bond Fingers ............... 0 Bond Wires ................. 0 В общем разобрался. Не были поставлены необходимые галочки. Сбило с толку сообщение :"Percent Routed ................ 100.00 %" Еще один вопрос. Когда несколько раз запускаю проверку DRC, после некоторых запусков вижу что в Hazard Explorer исчезают ошибки. При этом в скобках показаны количество ошибок которые удалены из сообщений. Что это такое и как этим пользоваться? Как сделать так чтоб при запуске Batch DRC отображалась только актуальная информация? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 19 мая, 2022 Опубликовано 19 мая, 2022 · Жалоба Несколько раз запустил Batch DRC и ошибок вообще нет. Настройки не менял. Но на плате ошибки остались. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 1 19 мая, 2022 Опубликовано 19 мая, 2022 · Жалоба 1 hour ago, cniism said: Несколько раз запустил Batch DRC и ошибок вообще нет. Настройки не менял. Но на плате ошибки остались. Это вы показываете результаты drc пришлите окно настроек analysis -batch drc Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 20 мая, 2022 Опубликовано 20 мая, 2022 · Жалоба Добрый день. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fill 2 20 мая, 2022 Опубликовано 20 мая, 2022 · Жалоба 19 часов назад, cniism сказал: Когда несколько раз запускаю проверку DRC, после некоторых запусков вижу что в Hazard Explorer исчезают ошибки. При этом в скобках показаны количество ошибок которые удалены из сообщений. Что это такое и как этим пользоваться? Как сделать так чтоб при запуске Batch DRC отображалась только актуальная информация? Все очень просто - когда что-то выбрано в топологии, DRC проверяет только выбранное. Соответственно, все ошибки, не связанные с выбранным исчезают:) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 20 мая, 2022 Опубликовано 20 мая, 2022 · Жалоба Ух спасибо! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 1 20 мая, 2022 Опубликовано 20 мая, 2022 · Жалоба 2 hours ago, cniism said: Добрый день. Настройки вроде учтены первое что предлагаю это обновиться до последнего релиза/апдейта и проверить поведение ещё раз Этот проект создавался изначально в Xpedition или транслировался? прогоните все возможные диагностики ces diagnostics (из под dxd и из под layout ) Pcb diagnostics через ebs mgc command line дальше уже нужно смотреть по результатам On 5/18/2022 at 6:19 PM, cniism said: Добрый день. Пользуюсь Expedition v2.5 обновление 19. Столкнулся со следующим моментом. При разводке платы, если цепь (обычно цепь питания) внесена в список Plane (Plane Assignment) то если в процессе разводки какая ни будь цепь не до конца разведена, (например отвод от вывода через переходное отверстие соединен со слоем в котором находится Plane но при этом сам полигон относящийся к данной цепи не имеет контакта с переходным отверстием) то при проведении DRC ошибка (отсутствие соединения) не отображается. Проблемы с соединением не возникает если весь слой занимает один полигон, переходное отверстие обязательно обеспечит соединение, но если на слое находится несколько изолированных полигонов то у меня возникает такая ситуация. Сейчас просто проверяю визуально все цепи которые находятся в списке Plane Assignment. Вопрос в следующем - как настроить DRC чтоб он вылавливал данную ошибку. Рассмотрим следующий сценарий: Плоскость добавляется в Plane Assignments для сети (например, 'GND') на слое (например, слой 2), и плоскость определена так, чтобы не использовать границу трассировки. Предполагается нарисовать форму плоскости для сети на слое, но по какой-то причине этого еще не произошло. Похоже, что сеть полностью проложена, и имеется соединение сети GND со слоем плоскости. Вероятно, соединение будет выполнено с помощью сквозного штыревого соединения или via. ------------------------ Используя описанный выше сценарий, Online DRC и Design Status предполагают, что соединение для сети завершено, т.е. нет открытых линий сети. Существуют эксплуатационные и архитектурные причины, по которым Online DRC классифицирует соединение как завершенное, когда оно достигает уровня плоскости, даже если данных о плоскости еще нет. Одна из причин заключается в том, что к плоскостному слою может потребоваться подключить большое количество проводников. Если бы Online DRC проверял соединение "металл-металл" в реальном времени во время маршрутизации, это серьезно повлияло бы на производительность. Однако пакетный DRC проверяет каждое соединение с плоскостью. Поэтому всегда следует запускать Batch DRC, когда это необходимо, и проверять наличие немаршрутизированных соединений с плоскостью. Надеючь так будет понятно Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 13 июля, 2022 Опубликовано 13 июля, 2022 · Жалоба Добрый день. Не подскажите? При выделении дорожки у меня в одном случае отображается netline, а в другом нет. Этим процессом можно как то управлять? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
PBO 1 13 июля, 2022 Опубликовано 13 июля, 2022 · Жалоба On 7/13/2022 at 10:24 AM, cniism said: Добрый день. Не подскажите? При выделении дорожки у меня в одном случае отображается netline, а в другом нет. Этим процессом можно как то управлять? В первом случае у вас цепь полностью разведена во втором разведена в недоконца видимо вот он вам там и подсвечивает Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cniism 1 14 июля, 2022 Опубликовано 14 июля, 2022 · Жалоба Спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
