Jump to content

    

Recommended Posts

43 minutes ago, new123 said:

а чего так? 10Gbase-r вроде как на 40 строят, хотя быть может это особенности чипов, я тут точно не знаю. У стратиксов пятых была такая особенность, что они работают на 40 без выбора

Это компенсационное FIFO (PCS ФИФО), которая компенсирует разность частот внутри трансивера и user logic. Лень (нету времени) лезть в букварь, там user logic частота рассчитывается из соотношения PCS->PMA_width/user_logic_width
К примеру, если подавать данные из FPGA стандартно по XGMII 64 бита, а в PMA заходят 40 бит, получаем 40/66 = 0.606, итого, тактовая внутри у меня 257,83, получаем частоты для user logic = 257.83 * 0.606 = 156,25

я могу в мелочах ошибиться, но основной посыл такой

На схеме два фифо, TX CORE FIFO и TX PCS FIFO, клок xgmii 156.25МГц и данные xgmii входят в TX CORE FIFO.

Из TX PCS FIFO выходят данные 32бита на частоте 322.265625МГц. 

А между этими фифо данные передаются на удвоенной частоте PCS_clkout_x2 = 644.53125МГц. Там стоит мост EMIB. Так и должно быть?

156.25МГц ->  644.53125МГц ->  322.265625МГц. Мне это не понятно.

И что такое этот мост EMIB?

Благодарю.

                          

ps1.jpg

Share this post


Link to post
Share on other sites
12 minutes ago, Kostochkin said:

мост EMIB

Вот тут про него https://www.anandtech.com/show/15060/intels-emib-now-between-two-high-tdp-die-the-new-stratix-10-gx-10m-fpga

А тут еще и картинка https://www.intel.com/content/www/us/en/foundry/emib.html

Edited by Yuri124

Share this post


Link to post
Share on other sites

Вы только делайте скидку, что у меня опыт более менее глубокий с пятой серии. Я тут на досуге про десятую читал, там есть какие то немного отличия.

Что такое EMIB я не в курсах, у меня не было такое. Хотя вчера смотрел структуру десятки, вроде как это некая структура группы трансиверов. Там теперь как -то трансиверы хитро уплотняются и вроде EMIB это все разруливает. Но это не точно.
Что касательно фифошек, в моих проектах было так же, фифо в трансивере (компенсационное), и мое личное (там где подкапливал данные) в user_logic. Но соединял я их на частоте 156. У вас просто в этой схеме, роль компенсационного выполняется в FPGA Fabric, так думаю. Гляну ради интереса позже доку

17 minutes ago, Kostochkin said:

Из TX PCS FIFO выходят данные 32бита на частоте 322.265625МГц. 

на схеме, явно написано цифра 64 (там где данные входят в 64/66 Encoder). Может выходит по 32 на обоих фронтах и получается 64? Тогда понятно почему часота в два раза больше (точно я вспомнил, что на стратиксах пятых было по обоим фронтам вроде как)

Edited by new123

Share this post


Link to post
Share on other sites
1 hour ago, Yuri124 said:

Благодарю, как я понял этот мост соединяет различные hard части кристалла.

1 hour ago, new123 said:

Вы только делайте скидку, что у меня опыт более менее глубокий с пятой серии. Я тут на досуге про десятую читал, там есть какие то немного отличия.

Что такое EMIB я не в курсах, у меня не было такое. Хотя вчера смотрел структуру десятки, вроде как это некая структура группы трансиверов. Там теперь как -то трансиверы хитро уплотняются и вроде EMIB это все разруливает. Но это не точно.
Что касательно фифошек, в моих проектах было так же, фифо в трансивере (компенсационное), и мое личное (там где подкапливал данные) в user_logic. Но соединял я их на частоте 156. У вас просто в этой схеме, роль компенсационного выполняется в FPGA Fabric, так думаю. Гляну ради интереса позже доку

на схеме, явно написано цифра 64 (там где данные входят в 64/66 Encoder). Может выходит по 32 на обоих фронтах и получается 64? Тогда понятно почему часота в два раза больше (точно я вспомнил, что на стратиксах пятых было по обоим фронтам вроде как)

Благодарю, наверно вы правы.

Share this post


Link to post
Share on other sites
1 hour ago, new123 said:

на схеме, явно написано цифра 64 (там где данные входят в 64/66 Encoder).

XGMII может быть в двух вариантах 32bit/312.5MHz и 64bit/156.25MHz. И чисто SDR

Share this post


Link to post
Share on other sites
On 4/17/2020 at 6:51 PM, gosha-z said:

XGMII может быть в двух вариантах 32bit/312.5MHz и 64bit/156.25MHz. И чисто SDR

это да, но для стратиксов нет выбора. Онли 64. Не помню чем обуслявливает это альтера, помню, что в доке причина описана.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this