Jump to content

    

Передача синхросигнала с ПЛИС на другую плату

Стоит задача синхронизировать две одинаковые платы. На платах установлена ПЛИС Artix-7. Нужно вывести двунаправленный сигнал на разъем SMA с минимальной задержкой. Расстояние до второй платы не более 50 см. Какой буфер лучше поставить или можно ограничится резистором?

Также с платы нужно вывести такт на разъем SMA c LVDS генератора. Для этого поставил SN65LVDS4 для конвертации из LVDS в LVCMOS. Нужно-ли ставить доп. усилитель для передачи такта до 50 см?

Share this post


Link to post
Share on other sites

О какой частоте идёт речь?

 

Share this post


Link to post
Share on other sites
12 hours ago, MegaVolt said:

О какой частоте идёт речь?

 

120 МГц

Share this post


Link to post
Share on other sites
15 часов назад, maxics сказал:

Стоит задача синхронизировать две одинаковые платы. На платах установлена ПЛИС Artix-7. Нужно вывести двунаправленный сигнал на разъем SMA с минимальной задержкой. Расстояние до второй платы не более 50 см. Какой буфер лучше поставить или можно ограничится резистором?

Также с платы нужно вывести такт на разъем SMA c LVDS генератора. Для этого поставил SN65LVDS4 для конвертации из LVDS в LVCMOS. Нужно-ли ставить доп. усилитель для передачи такта до 50 см?

Я бы выводил пол PECL-а на SMA разъём , а с той стороны принимал дифф. приёмником . 

Из плюсов такого решения - подходящий стандарт для довольно высокой частоты, нативный способ согласования под 50 Ом на приёмной стороне .

Не нужны усилители , можно развязаться по AC для тактов. Или даже гальванически через трансформатор.

IDT_PECLTermination_APN_20120509.pdf

Share this post


Link to post
Share on other sites
1 hour ago, Lmx2315 said:

Я бы выводил пол PECL-а на SMA разъём , а с той стороны принимал дифф. приёмником . 

Из плюсов такого решения - подходящий стандарт для довольно высокой частоты, нативный способ согласования под 50 Ом на приёмной стороне .

Не нужны усилители , можно развязаться по AC для тактов. Или даже гальванически через трансформатор.

IDT_PECLTermination_APN_20120509.pdf

Хотелось бы передавать сигнал одним проводом..

Share this post


Link to post
Share on other sites
1 минуту назад, maxics сказал:

Хотелось бы передавать сигнал одним проводом..

..передавайте , я выше же написал - пол PECL-а .

Share this post


Link to post
Share on other sites

А по джиттеру, разбегу-повторяемости какие требования?

Share this post


Link to post
Share on other sites

предположу, что проблемы будут в "земле" на обеих платах. ну то есть в какой-нибудь жилой комнате будет и LVCMOS нормально, а если где-то помехи (холодильник на кухне, например :) ), то будут сбои.

не зря же все-таки дифференциальные сигналы придумали...

на тех же дев. платах бывает что один диф. сигнал из пары на один SMA + коаксиал, а другой на второй SMA. может так лучше будет?

ну и может какой-то более "токовый" стандарт, не LVCMOS, а HSTL, SSTL и т.п. (это надо какие-то тактовые буфера/разветвители искать)  даже если CMOS, то на приемном конце резистор (терминатор) поменьше, чтобы ток тёк (и отражения в линии будут поменьше - может согласовать с линией еще лучше).

Share this post


Link to post
Share on other sites

Какой буфер лучше поставить, чтоб передать пол PECL, и принять его на другом конце?

Цепочка получается следующая: С генератора SI570 такт (112 МГц) поступает на LVDS буфер CDCLVD1204, у него 4 выхода, три из которых идут на АЦП и FPGA. 4-й выход необходимо преобразовать из LVDS в LVPECL и single ended передать по коаксиалу. На приемном конце необходимо принять и подключить к CDCLVD1204. Посоветуйте решение, схемку или какие буферы преобразователи постfвить на передающем и приемном концах? 

Share this post


Link to post
Share on other sites
2 часа назад, maxics сказал:

Какой буфер лучше поставить, чтоб передать пол PECL, и принять его на другом конце?

Цепочка получается следующая: С генератора SI570 такт (112 МГц) поступает на LVDS буфер CDCLVD1204, у него 4 выхода, три из которых идут на АЦП и FPGA. 4-й выход необходимо преобразовать из LVDS в LVPECL и single ended передать по коаксиалу. На приемном конце необходимо принять и подключить к CDCLVD1204. Посоветуйте решение, схемку или какие буферы преобразователи постfвить на передающем и приемном концах? 

NB6L11 можно, если jitter и skew устроит. По входу может LVPECL, LVDS, CMOS.

Если swing нужен больше (пр длинном кабеле или больших потерях в нем), то 10EP89 -  у нее до 800мВ, но с джиттером похуже.

На приеме балун нужен на трансформаторе типа TC1-1-13 и та же NB6L11. Стыковка LVPECL с  LVDS есть в апнотах от OnSemi.

Share this post


Link to post
Share on other sites
12 hours ago, faa said:

NB6L11 можно, если jitter и skew устроит. По входу может LVPECL, LVDS, CMOS.

Если swing нужен больше (пр длинном кабеле или больших потерях в нем), то 10EP89 -  у нее до 800мВ, но с джиттером похуже.

На приеме балун нужен на трансформаторе типа TC1-1-13 и та же NB6L11. Стыковка LVPECL с  LVDS есть в апнотах от OnSemi.

у NB6L11 смущает двуполярное питание..

Share this post


Link to post
Share on other sites
17 часов назад, maxics сказал:

Какой буфер лучше поставить, чтоб передать пол PECL, и принять его на другом конце?

Цепочка получается следующая: С генератора SI570 такт (112 МГц) поступает на LVDS буфер CDCLVD1204...

Там же рядом у TI есть CDCLVP1204, очень похожий на CDCLVD1204, только выход LVPECL, а по входу такой же всеядный.

Share this post


Link to post
Share on other sites
7 minutes ago, Самурай said:

Там же рядом у TI есть CDCLVP1204, очень похожий на CDCLVD1204, только выход LVPECL, а по входу такой же всеядный.

Т.е  С генератора SI570 такт (112 МГц) поступает на LVPECL буфер CDCLVP1204, у него 4 выхода, три из которых идут на АЦП и FPGA (необходимы будут резисторные делители перед АЦП и ПЛИС для конвертации в LVDS). 4-й выход в single ended и сразу на коаксиал? На приемном конце  трансформатор типа TC1-1-13 и подключить к CDCLVP1204. Так предлагаете? 

Share this post


Link to post
Share on other sites
8 минут назад, maxics сказал:

Т.е  С генератора SI570 такт (112 МГц) поступает на LVPECL буфер CDCLVP1204, у него 4 выхода, три из которых идут на АЦП и FPGA (необходимы будут резисторные делители перед АЦП и ПЛИС для конвертации в LVDS). 4-й выход в single ended и сразу на коаксиал? На приемном конце  трансформатор типа TC1-1-13 и подключить к CDCLVP1204. Так предлагаете? 

Да. Только на коаксиал тоже можно через трансформатор выводить, удвоенный уровень в линии только на пользу. А по согласованию LVPECL и LVDS у TI есть две неплохие аппноты: AC-Coupling и DC-Coupling, в случае AC все получается довольно просто, особенно если у АЦП/ПЛИС есть встроенная подтяжка к питанию (и терминатор).

Share this post


Link to post
Share on other sites
2 hours ago, Самурай said:

Да. Только на коаксиал тоже можно через трансформатор выводить, удвоенный уровень в линии только на пользу. А по согласованию LVPECL и LVDS у TI есть две неплохие аппноты: AC-Coupling и DC-Coupling, в случае AC все получается довольно просто, особенно если у АЦП/ПЛИС есть встроенная подтяжка к питанию (и терминатор).

Как в этом случае подключить диф. линии CDCLVP1204 и ADC (LTC2195)? До этого стоял CDCLVD1204 (LVDS), перед АЦП ставил 100 Ом меджу диф. парой. LVPECL как подключить? Эквивалентная схема LTC2195:

qwe.jpg.cbd097a72594e9d70ec886daed4a6d52.jpg

Edited by maxics

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this