Jump to content

    

Recommended Posts

 ISE 14 7 LogіcСore нет LMB BRAM контроллера.., в ISE 13.2 он был, а теперь только в Vіvadо, которыи не поддерживает 6-ю серию.. Подскажите как быть..

Share this post


Link to post
Share on other sites

Приветствую!

32 minutes ago, dimone said:

 ISE 14 7 LogіcСore нет LMB BRAM контроллера ...

А вы уверенны что его там нет?  Может плохо поискали :unknw:  ....\14.7\ISE_DS\EDK\data\wizards\ipxact\pcores\lmb_bram_if_cntlr_v3_00_a 

Удачи! Rob.

Share this post


Link to post
Share on other sites

Приветствую!

2 minutes ago, dimone said:

Cпасибо огромное, но LogіcСore  отказывается его принимать, пишет : Unable to import non-IPXACT metadata file

Вы подробней опишите что и как вы делаете т что хотите -  так как, на сколько я помню, эта корка расчитанна на использование в EDK,  а не напрямую в coregen  ISE. 

Удачи! Rob.

Share this post


Link to post
Share on other sites
8 hours ago, RobFPGA said:

Приветствую!

Вы подробней опишите что и как вы делаете т что хотите -  так как, на сколько я помню, эта корка расчитанна на использование в EDK,  а не напрямую в coregen  ISE. 

Удачи! Rob.

-Необходимо связать модуль "внешней" ВRAM с Мicroblaze , и то и то есть в Logicore, а вот отдельного BLM контроллера там уж нет, понимаю, что для памяти софт-микроконтроллера он присутствет , но как его использовать пока не знаю..  - ни в ISE ,ни в  Planahead-е ХМL файл присутствующий в указанной папке файл не генерится в хсо, проект в ISE не в EDK.

P.S. Перевел проект в PlanAhead , попытка "прикрутить корку" тоже не увенчалась успехом, несмотря на наличие файла ,появляется сообщение об отсутствии необходимого image.png.fb6756e6defe5c93f7ba83f27c1578f6.png

Edited by dimone

Share this post


Link to post
Share on other sites
2 hours ago, Strob said:

А axi bram controller тоже отсутствует или он не подходит?

AXI-BRAM появился только в Vivado. Так что он и не будет там появляться.

On 3/1/2020 at 7:54 PM, dimone said:

для памяти софт-микроконтроллера он присутствет

А попытка скопировать данный примитив для своих нужд? Прямо в блок дизайнере. Или же если Вы пользуетесь каким-либо скриптом по созданию обвязки Микроблейза, то посмотреть, какие там комманды выполняются и вытащить для себя команду генерации оного примитива.

UPD Попробовал зайти в генератор IP, оказывается можно без всяких проблем сгененировать блок blk_mem_gen:7.3 и входным портом указать AXI шину. если Вам это подходит, то берите такой примитив - и проще и то что "Xilinx прописал"

Share this post


Link to post
Share on other sites
6 hours ago, Nick_K said:

..берите такой примитив - и проще и то что "Xilinx прописал"

В LogіcСore  ІР -генераторе ,покрайней мере в версии что у меня, при конфигурации Микроблейза нет прямой возможности организовать отдельную AXI -шину, хоть, как понимаю ,они встроены для работы mcs с контрллерами памяти инструкций и данных.. Ксожалению для меня это еще пока сложновато, посему хотел воспользоваться IO-шиной  и BLM  , ума не приложу, зачем надо было выпиливать контроллер, который уже был..

Share this post


Link to post
Share on other sites
11 minutes ago, dimone said:

В LogіcСore  ІР -генераторе ,покрайней мере в версии что у меня, при конфигурации Микроблейза нет прямой возможности организовать отдельную AXI -шину, хоть, как понимаю ,они встроены для работы mcs с контрллерами памяти инструкций и данных.. Ксожалению для меня это еще пока сложновато, посему хотел воспользоваться IO-шиной  и BLM  , ума не приложу, зачем надо было выпиливать контроллер, который уже был..

Я малость запутался (дяжкий день, наверное), но что значит "воспользоваться IO-шиной"? При конфиге Микроблейза, по сути, должна быть такая картинка:

Screenshot_20200303_155944.thumb.png.3ce2c14920c8c5f4e34eea17703c1227.png

Где верхние LMB только для Блейзовских задач, M_AXI_DC/IC в общем то тоже на первых порах не нужно трогать, а вот M_AXI_DP самое нужное оно. И это оно подключается к интерконнекту, который уже расширяется на нужное количество AXI портов и работается как с периферией.

Я надеюсь правильно понял проблему. Если нет - Вы уж простите

Share this post


Link to post
Share on other sites
2 часа назад, dimone сказал:

Я не в Вивадо, а в ISE ,  -6-я серия 

Microblaze в ISE конфигурируется в Xilinx Platform Studio (XPS), как и всегда было.

То, что вы показываете (Microblaze Microcontroller System - MCS) это обрубок Микроблейза с минимальной периферией, упакованный в IP CoreGen.

Это разные сущности и необходимо их разделять.

Share this post


Link to post
Share on other sites

Но у MCS есть IO-шина, с которой ,если правильно понимаю, присутствовавший ранних версиях CoreGen - контроллер умеет работать?

" image.thumb.png.573c97ac34bf3f02be895ed791948f69.png

Share this post


Link to post
Share on other sites

я этого "зверя" не использовал, однако какая связь между IO-шиной ( "Но у MCS есть IO-шина," ) и рисунком ?

Я не вижу корреляции по смыслу. На самом рисунке упоминается конкретно Microblaze но ни как не MCS.

ПС: если читать самую свежую доку (правда под виваду) на MCS v3.1 pg111-iomodule.pdf   - там говорится об отдельных сигналах для LMB и IO Bus.

Может быть Вы более ясно изложите исходную задумку того что вам надо?

Share this post


Link to post
Share on other sites

хотелось из МCS иметь доступ ко второму порту памяти bram, используемой HDL модулем, прорчел что такое возможно, IP CoreGen сделал mcs, bram модуль, а вот контроллер ,чтоб поставить между ними он уже не пакует(

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.