Jump to content

    

Загрузка ПЛИС Xilinx с SPI флэшки

Разрабатываю устройство с ПЛИС Artix-7 в корпусе FGG484. На плате также установлен DDR3 Sodimm, подключенный к банкам 14, 15,16. Vcco этих банков должно быть 1.35 V или 1.5 V в зависимости от установленной планки. Проблема в том, что конфигурационные пины флэшки также подключаются к 14 банку. Флэшку выбрал MT25QL256, ее питание 3.3 V, поэтому для согласования уровней ставлю Level Translator MAX3023. Вопрос, к какому напряжению я должен подключить Банк 0, в который заводятся сигналы с JTAG и CCLK для флэшки?

 

Share this post


Link to post
Share on other sites

Смотрим документ 7 Series FPGAs Configuration User Guide UG470 стр 30 :

Цитата

Caution! When CFGBVS is set to Low for 1.8V/1.5V I/O operation, the VCCO_0 and I/O signals
to bank 0 must be 1.8V (or lower). V
CCO_14 and VCCO_15 must also be 1.8V/1.5V if configuration
I/O in those banks are used during configuration. Otherwise, the device can be damaged from
the application of voltages to pins on these banks that are greater than the 1.8V operation
maximum.

Depending on the configuration mode, the interface pins associated with the mode can
span bank 0, bank 14, and bank 15. Typically, all three banks receive the same V
CCO voltage
supply to ensure a consistent I/O voltage interface for all of the configuration interface
pins.


Я так понимаю что банк 0 должен быть запитан также как банки 14,15 и притом нога CFGBVS должна быть притянута к земле для питаний ниже 2.5 Вольт.

з.ы.

Я применял xc7a200 в корпусе 676 ног. И у меня банки 0,14,15 - были на 2.5 Вольт , 16 - на 3.3 Вольта.

JTAG и флешку я питал 3.3 Вольта и заводил через преобразователь уровня.

 

Share this post


Link to post
Share on other sites
1 hour ago, Lmx2315 said:

Смотрим документ 7 Series FPGAs Configuration User Guide UG470 стр 30 :


Я так понимаю что банк 0 должен быть запитан также как банки 14,15 и притом нога CFGBVS должна быть притянута к земле для питаний ниже 2.5 Вольт.

з.ы.

Я применял xc7a200 в корпусе 676 ног. И у меня банки 0,14,15 - были на 2.5 Вольт , 16 - на 3.3 Вольта.

JTAG и флешку я питал 3.3 Вольта и заводил через преобразователь уровня.

 

Получается, что 0, 14, 15 и 16 Банки я должен запитать от 1.5 В... Но в этом случае я не смогу использовать DDR3L  с питанием 1.35 В, т.к минимальное напряжение Vref JTAG - 1.35 В

Share this post


Link to post
Share on other sites

Посмотрите evaluation board с artix 7, как там сделано?

Share this post


Link to post
Share on other sites
On 2/14/2020 at 9:26 PM, Skryppy said:

Посмотрите evaluation board с artix 7, как там сделано?

У них DDR заведена на 33,34,35 банки, а 14 банк, где конфигурационные пины, подключен к 3.3 В, как и сама Флэшка. У меня в 14 банк подключен к DDR, поэтому Vcco этого банка я должен подключить к питанию DDR. В этом и проблема

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this