Jump to content

    

проблема UltraScale+ implementation

Получил закриптованный модуль и имплементировал его в проект. Логическая смуляция прошла успешно.

Но при запуске на чипе модуль то работает то не работает ( контролирую ILA)  в зависимости от подключения/отключения  внешних модулей.

Весь дизайн сделан в одном Clock Domain от AXI Clock (pl_clk0)= 100 МГц, Implementation Strategy : Performance Retiming.

Положение модуля на чипе в рисунке.

Подскажите плз ( constraints ?)
.

 

implementation.png

Share this post


Link to post
Share on other sites

И после имплементации Vivado не сказал Failed timing?

Share this post


Link to post
Share on other sites

но есть вопрос по данному модулю по check_timing :

There are 4 register/latch pins with no clock driven by root clock pin: top_bd_i/ddsreg/U0/reg_ctl/inst/state_reg[0]/Q (HIGH)

......

Share this post


Link to post
Share on other sites

Если я правильно понимаю, отключение внешних модулей - это перекомпиляция? Тогда фиттер может просто сократить за ненадобностью всю логику закриптованного модуля, результаты работы которой нигде не используется.

Edited by pavlovconst

Share this post


Link to post
Share on other sites

до кучи " Performance Retiming "

ретайминг вещь дюже опасная. вроде все просто, но кто его знает. Стараюсь не использовать

Share this post


Link to post
Share on other sites

закриптованный модуль присутствует.

There are 4 register/latch pins with no clock driven by root clock pin: top_bd_i/ddsreg/U0/reg_ctl/inst/state_reg[0]/Q (HIGH)


сообщение указывает, что что-то не так с clock, я подключил к модулю, или с чем-то внутри модуля.
Внешняя частота - это тактовая частота AXI 100 МГц. Вопрос: должен я constraint это?

Согласно описанию модуль требует 2 phase aligned frequencies clk , clk x 2.
Но я получил указание от разработчика подключить оба к AXI.
 

Share this post


Link to post
Share on other sites

Но я получил указание от разработчика подключить оба к AXI clock.

Share this post


Link to post
Share on other sites
18 hours ago, mirobest said:

закриптованный модуль присутствует.

Присутствует что-то с чем-то, это ни о чем не говорит. Некоторые куски могли и остаться.

Разберитесь с no_clock сперва и запросите напрямую по поводу удвоенной частоты, все ошибаются. 

Как вы задали констрейн на частоту?

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now