[DeadCadDance 0]

5 минут назад, aaarrr сказал:

Его должен сформировать какой-то интерфейсный модуль. 

Известно какой. Выше я говорил, что у некоторых MCU есть эзернет порт на борту

[aaarrr 63]

9 minutes ago, DeadCadDance said:

Известно какой. Выше я говорил, что у некоторых MCU есть эзернет порт на борту

Забудьте про Ethernet - не бывает у него таких латентностей. У 1GbE и более скоростных, прерывания, наоборот, прореживают, дабы хост не утомлять. Какие тут наносекунды.

[_pv 52]

1 hour ago, DeadCadDance said:

Я имел в виду, что если процессор работает на тактовой 1 ГГц, то он начнёт обрабатывать прерывание уже через 1-2 наносекунды

не начнёт, мало того чем выше частота тем больше латентность прерываний в нс все ближе приближается к 8ми битным АВРам и пикам. :)

вам об этом с самого начала намекали, заодно пытаясь выяснить что именно вы с этими данными делать собрались.

 

1 hour ago, DeadCadDance said:

Передавать данные на скорости 1 ГБит/с по 10-ти проводному шлейфу длинной порядка 1-го метра?

а если всё-таки прочитать всё сообщение целиком, а не только первое предложение?

[DeadCadDance 0]

Наверное это придется на ПЛИС писать свой самопальный протокол, который на скорости 1 Гбит/сек будет постоянно гнать 20 битный блок (2 байта + 4 контрольных бита) с паузой/преамбулой 10 бит.

Ибо в микроконтроллерах onboard периферийные ethernet порты соблюдают стандарт (7-ми уровневая модель оси и прочая хрень) и потому имеют бешеную латентность

 

Так?

Изменено 30 ноября, 2019 пользователем DeadCadDance

[aaarrr 63]

52 minutes ago, DeadCadDance said:

Наверное это придется на ПЛИС писать свой самопальный протокол, который на скорости 1 Гбит/сек будет постоянно гнать 20 битный блок (2 байта + 4 контрольных бита) с паузой/преамбулой 10 бит.

Тогда и прочие функции МК придется убрать в логику.

 

52 minutes ago, DeadCadDance said:

Ибо в микроконтроллерах onboard периферийные ethernet порты соблюдают стандарт (7-ми уровневая модель оси и прочая хрень) и потому имеют бешеную латентность

Примерно так, да.

[a123-flex 0]

В 25.11.2019 в 10:16, AlexandrY сказал:

Такую латентность сможет обеспечить только шина MSEBI в микроконтроллерах Renesas серии RZ/N 
Правда она 32-х разрядная.
Но зато даст 500 Мегабайт в сек без радиатора. 

Судя по категоричности высказываний, кинетисы вас с довольства списали, но зато ренесасы взяли. 

Но даже в рекламе нужно знать меру, иначе получается антиреклама - реклама из Кащенко работает наоборот)

Полагаю без рекламы - ответ был бы такой, что ВСЕ контроллеры ведущих производителей, обеспечивающие работу с внешней памятью, обеспечивают требуемую скорость и латентность обмена.

При этом рекомендовать Renesas в данном случае смысла нет никакого, ТК их контроллеры - полнейшие аутсайдеры, юзабилити и характеристики у них - худшие на рынке. Их применение имеет смысл лишь в отдельных случаях, ради нестандартной либо специфической периферии, которая там есть.

В данном случае задача решается абсолютно стандартными средствами. Лучшее юзабилити как обычно у СТМ, поэтому и предпочтителен в этой задаче он.

Интерфейс внешней памяти и есть требуемое решение, ТК нет в контроллере такого места, где требования к латентности и скорости обмена выше.

Интерфейс sram в плис реализуется очень просто, дальше Плис по mgt/lvds прокидывает на второй модуль данные, и если сами переменные хранить в этой внешней отображаемой аппаратно синхронизируемой памяти - те при необходимости контроллер всегда вычитывает ОТТУДА нужную переменную, то и говорить о латентности прерываний не нужно. ТК они не нужны.

Паковать данные в пакет в плис можно как угодно, поэтому можно добиться минимального времени рассогласования синхропамяти при обновлении данных.