Перейти к содержанию
    

Нештатная ситуация, Altium Designer

Добрый день.

 

Столкнулся с нештатной ситуацией в Altium Designer.  Создал прямоугольную контактную площадку с отверстием по центру на GND. И по бокам  продублировал VIA на GND для уменьшения спопротивления контакта с плоскостью земли.

 

1.jpg.05f5275791a8d33da8d30b7a78d450a5.jpg

 

Почему-то не произошло сцепление с плоскостью земли GND центрального отверстия (нет крестика).  По краям всё нормально.

 

Внутренние плоскости вышли такими:

 

3.thumb.jpg.2e931677f3a9bfb61524cfaaa13695d2.jpg

 

Как видно из рисунка - отверстие отсутствует по центру, что ненормально.

 

И в заключение, гербер-файлы внутренних слоёв.   Плоскость питания:

 

4.jpg.3683d93ef9e380ff42d15ba510fbafaf.jpg

 

Плоскость земли GND:

 

5.jpg.353fb88e0ab72c5b42a354d820a117d2.jpg

 

В итоге получил платы с коротким замыканием между двумя внутренними плоскостями - как раз в этом центральном отверстии!!!

 

Хорошо, что во-время заметил.

 

Лечение: рассверливание центрального отверстия с целью разомкнуть плоскости GND и Vcc. 

 

Распилил ножёвкой пару плат для локализации ошибки - с целью поиска VIA с коротким замыканием :)  Методом деления пополам и отсева исправной части с последующим распиливанием ошибочной части. и т.п.

 

И всё-же, кто виноват - кто рисовал плату или Altium Designer?

 

Проверка правил в PCBDoc успешна и без предупреждений. Ошибка возникает при экспорте в гербер - из-за инверсного представления информации на внутренних плоскостях (пятаки изоляции вместо проводящих участков).

Изменено пользователем repstosw

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Что с галочкой "Plated" в опциях отверстия?

 

3 часа назад, __inline__ сказал:

Проверка правил в PCBDoc успешна и без предупреждений...

Это не говорит, ровным счетом, еще ни о чем. Правила можно задать такие, что дизайн с закороченным всем чем только можно будет проходить DRC:wink:

 

Кстати, после разводки я обычно включаю плату в 3D-виде и послойно смотрю места, которые потенциально могут вызывать вопросы. Советую и Вам это делать.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

А выложите свойства этого  PAD.
У меня так кажется, что там нулевый размеры площадок

Значит правило гарантийного пояска не проверялось, или не писалось.

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

8 hours ago, Владимир said:

А выложите свойства этого  PAD.
У меня так кажется, что там нулевый размеры площадок

Значит правило гарантийного пояска не проверялось, или не писалось.

 

 

Выкладываю.  Данная площадка  сделана как резервная - для возможности подключения экранирующей пластины в случае необходимости, и в схеме роль по умолчанию никакую не играет.

 

 properties.jpg.86cfdeafb748238f0a08d80a999ffa4c.jpg

 

10 hours ago, Arlleex said:

Что с галочкой "Plated" в опциях отверстия?

 

Это не говорит, ровным счетом, еще ни о чем. Правила можно задать такие, что дизайн с закороченным всем чем только можно будет проходить DRC:wink:

 

Кстати, после разводки я обычно включаю плату в 3D-виде и послойно смотрю места, которые потенциально могут вызывать вопросы. Советую и Вам это делать.

 

Свойства выше. На счёт 3д - так и будем делать в следующий раз.  Лучше б я VIA наложил по центру - проблем бы не было )))  Или использовал полигон и открыл его от маски (мороки чуть-больше)

 

Сама контактная площадка с двух сторон:

 

1.jpg.5450f543925f22f1805c1ee16a1c1728.jpg      2.jpg.34533f20d3b24b98f12b7bb5fc931bcc.jpg

 

Из последних фото я делаю вывод, что это некий технологический артефакт, возникающий при изготовлении печатных плат. Cреднее отверстие вышло странным - без пояска на другой стороне и с коротышом между внутренними плейнами.

 

 

Изменено пользователем repstosw

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Pad Расположен на Bottom Layer и не может иметь отверстия, а тем более подключаться на внутренних слоях
Похоже в том месте есть еще что-то

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Странно. Попытался ввести такие же параметры Pad (кроме размеров)

image.png.ba16cb09efbdcbccb8dccb6956da4751.png

При помещении на слой Bottom картина вовсе отличается от Вашей (что, как бы, логично на мой взгляд).

 

P.S. Опередили.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

да не, вроде altium сделал именно то что попросили,

для thruhole площадок есть слой multilayer, а вот просто bottom с отверстием и simple pad size, это что странное.

зачем altium вообще такое делать разрешает - непонятно.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

3 hours ago, Владимир said:

Pad Расположен на Bottom Layer и не может иметь отверстия, а тем более подключаться на внутренних слоях
Похоже в том месте есть еще что-то

Почему не может?

 

На плате пад соединён с внутренней плоскостью земли GND, специально его вывел для возможности подключить внешний провод если понадобится. С via всё нормально.

 

Санация платы, всё отлично работает, КЗ ушло.  Мегометр показывает бесконечность.

 

Тонким сверлом рассверлил + обработка конусным надфилем. Плюс чистка отверстия ватой и техническим спиртом.  В итоге втулка, сращивающая два внутренних слоя, ушла.

 

workaround.thumb.jpg.7920210584c10228fb6b86add49310b8.jpg

Изменено пользователем repstosw

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

22 minutes ago, __inline__ said:

Почему не может?

потому что bottom это тот слой что только снизу находится, а не внутри и сверху. 

соответственно так как указано это и будет просто металлизированное отверстие, без антипадов в остальных слоях.

DRC-то что говорит, неужели не ругался?

чтобы было нормально надо либо multilayer pad делать, либо задать Full Stack в Size and Shape. ну либо руками via расставлять.

 

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Цитата

Почему не может?

Потому, что на одном слое находится.
Как только есть отверстия-- это 2 и более слоя и соответсвенно Multiboard слой

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

18 minutes ago, _pv said:

потому что bottom это тот слой что только снизу находится, а не внутри и сверху. 

соответственно так как указано это и будет просто металлизированное отверстие, без антипадов в остальных слоях.

DRC-то что говорит, неужели не ругался?

чтобы было нормально надо либо multilayer pad делать, либо задать Full Stack в Size and Shape. ну либо руками via расставлять.

Так мне с этого Bottom надо было Via кинуть на внутренний плейн GND, и я посчитал что отверстие пада как раз это и сделает (иначе, смысл отверстия вообще отпадает). Но просчитался. надо было релально VIA туда поставить или не делать отверстие, выставив на паде диаметр его =0.

 

DRC не ругается, ничего не говорит. Так как ошибка вкрадывается на этапе генерации герберов.

 

Или как Владимир написал через мульти-слой.

 

В этой ситуации меня прикололо, что альтиум действительно не заругался, но в герберах возник коротыш внутренних слоёв.  И производитель печатных плат (Новосибирск) не заметил прикола (VCC и GND прозванивались коротышом) и электроконтроль успешно пройден.  Но в этом я виноват сам

Изменено пользователем repstosw

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

9 minutes ago, __inline__ said:

DRC не ругается, ничего не говорит. Так как ошибка вкрадывается на этапе генерации герберов.

altium обновите, нынешние такого безобразия себе не позволяют, то есть отверстие в однослойном пад впринципе поставить нельзя, только в multilayer.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Цитата

DRC не ругается, ничего не говорит. 

А чего ему ругаться. Отверстия нет, коротыша нет
Вопрос, как отверстие в гербер у вас попало?
Что-то скрываете

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Just now, Владимир said:

А чего ему ругаться. Отверстия нет, коротыша нет
Вопрос, как отверстие в гербер у вас попало?
Что-то скрываете

версию альтиума скрывает.

раньше альтиум (судя по скриншотам параметров пада) похоже позволял оставить отверстие в паде даже когда пад не multilayer. соответственно с закороткой остальных слоёв. а вот как это в DRC не попало - загадка.

у меня 17й, он так делать не разрешает.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...