Jump to content

    
KAlexn

17.4

Recommended Posts

Судя по описанию, поведение в плане работы с пинами питаний никак не изменилось, не знаю, что Вы там заметили -  даже в 16.6 точно так же из пинов типа Power автоматом создавались цепи с соответствующим именем. Но - соединение их на схеме посредством wire имеет приоритет над именем. Проверка может ругаться, но цепь создастся так, как нужно.

 

Analyze -> Model Assigment... и почитайте как создаются ESpice модели многовыводных последовательных компонентов. Если коротко, то нужно правильно описать пины, которые создают соединение цепей внутри корпуса. С синтаксисом там не очень, поэтому для обычного счетверенного резистора (1-8, 2-7, 3-6, 4-5) пины описывается так же, но без каких-либо разделителей (1 8 2 7 3 6 4 5). Любые доп. комбинации создадут ненужные соединения.

Набора резисторов под рукой нет, но common-mode choke в ESpice выглядит следующим образом:

image.thumb.png.44d45de6147d641eea8f279cd87edd8b.png

Share this post


Link to post
Share on other sites

На случай, если кто-то, как я, бежит впереди паровоза за не всегда нужными новшествами, рассказываю:

 

Теперь, если Capture и PCB Editor связаны с единой системой констрейнов (т.н. Capture Constraint Manager-flow), то ESpice / DML модели в PCB Editor перестают работать и участвовать в создании XNet.

 

Отличительный признак - отсутствие кнопки Auto Setup в окне назначения моделей PCB Editor-а. Второй признак - моделей нет, а XNet-ы - есть. Третий признак - назначаемые модели не влияют на создание XNet.

 

Теперь требуется: в свойствах схемного символа назначить нужным пинам свойство XNET_PINS в виде цифры от 1 и выше. Пины с одинаковым значением XNET_PINS попадут в единый XNet. Модели компонентов для этого теперь не нужны. Например, для приведенного выше примера от уважаемого Uree (common mode choke) потребуется в схемном компоненте добавить свойства всем 4-м выводам компонента: пинам 1 и 2 - XNET_PINS=1, а пинам 3 и 4 - XNET_PINS=2. Это даст сквозное пронизывание компонента XNet-ом между парами выводов 1-2 и 3-4.

 

При этом между пинами двухвыводных дискретных (Component Class=DISCRETE) компонентов XNet будет прокладываться автоматически без назначения этого свойства. Отменить это можно, добавив нужному компоненту свойство NO_XNET_CONNECTION=1.

 

Сделано это вроде бы для унификации с SystemCapture, который пользуется этим же методом создания XNet. Пожалуй, это движение в правильном направлении, однако желаю денек животворящего поноса тому, кто это придумал и не написал об этом на первой же странице Readme особо крупными буквами. 

Share this post


Link to post
Share on other sites

Думаю об этом рассказывали на презентациях нового схематика, просто не могли не рассказать, причем наверняка как о большом шаге вперед.

И возможно так даже удобнее будет, не знаю, надо пробовать.

А в схематике теперь видны XNet или нет? Потому что если видны(отдельная вкладка или в как в Constraint Manager, цепь которую можно развернуть и посмотреть что в ее составе), то это будет хорошо, а вот если свойства вписывать в схеме, а результат смотреть только в РСВ... то это очень специфично, мягко говоря.

Share this post


Link to post
Share on other sites

Может и рассказывали в темах о новом схематике, но я-то пользуюсь старым, Оркадом. И да, XNet видны в схематике хотя бы в Constraint Manager - т.к. он теперь общий между схемой и платой, вызывается и оттуда, и оттуда, также везде появляется полный набор констрейнов.

При этом синхронизация схемы и платы достаточно удобная, но не автоматическая - онлайнового обновления не происходит (что на данном этапе скорее к лучшему). Нужно вручную запускать Design Sync и кнопкой-стрелочкой выбирать направление синхронизации - схема-плата или плата-схема. Синхронизация "под капотом" выполняется запуском различных тулзов с созданием десятка-другого промежуточных файлов, но все это происходит в фоне и довольно быстро.

Качество синхронизации плата-схема зависит от файлов pxlBA.txt и pxlBA-rfpcb.txt (если плата считается RFPCB). Причем, если первый файл к хотфиксу 005 вполне рабочий, то второй - не обновлен, из-за чего свойства XNET_PINS и некоторые другие не затягиваются обратно в схему и затираются.

 

Столкнулся с этим на плате, сделанной темплейтом из примера, который почему-то считается как RFPCB. При том что RF возможности я не использую, у меня и лицензии на RF/Analog нет. Никаких RF объектов в темплейте не было, только обычные контуры платы. Тем не менее, какие-то признаки из темплейта перекочевали в рабочую плату из-за чего при трансляции используется недоделанный pxlBA-rfpcb.txt. Пришлось его править.

 

Кстати, этот же маршрут с объединенными констрейнами добавили в 17.2, так что это не уникальная фишка 17.4.

 

А вот как вычистить из brd-файла то, что он RFPCB - ума не приложу, и никаких намеков найти не смог. Наверное, только пересоздавать с чистого листа.

Share this post


Link to post
Share on other sites

Интересная особенность: т.к. с использованием Design Sync множество свойств передается туда-сюда между схематиком и платой, есть возможность прописывать PIN_DELAY непосредственно в оркадовский схемный библиотечный элемент (в качестве свойства пина).
 

Однако само по себе оно не работает, нужно настроить конфигурационные файлы.

Для того, чтобы правильно отрабатывала синхронизация из схемы в плату нужно добавить в файл настроек синхронизации (allegro.cfg) в секцию [pinprops] строку PIN_DELAY=YES

Можно сделать локальную копию этого файла в каталоге проекта и указать его в окне настроек Design Sync (в Capture).

 

Чтобы работала синхронизация PIN_DELAY из платы в схему, нужно вставить в файл pxlBA.txt строку PIN_DELAY в секции LOGICAL_PIN (перед строкой END этой секции).

Локальная копия этого файла в проекте используется по-умолчанию, путь к используемому файлу можно найти в логе genfeed.log

 

Скорее всего и до внедрения Design Sync можно было так сделать, данные передавались бы просто через нетлист, и нельзя было бы видеть диффы, но пользоваться было бы вполне возможно.

Share this post


Link to post
Share on other sites

Всегда работаю без Design Sync и сколько помню именно allegro.cfg отвечает за аттрибуты передаваемые из схемы в плату. Диффы как таковые видеть нелья, но список изменений после каждого апдейта РСВ новым нетлистом увидеть можно - файл eco.txt описывает все изменения втянутые в РСВ.

Кстати интересный вопрос когда внедрили Design Sync, я его уже 11 лет знаю в составе, в 16.2 уже был.

Share this post


Link to post
Share on other sites

Вышел 17.4QIR1 (HF007)! Релиз ноты - 88 страниц, есть что почитать.

Из потенциально наиболее интересного заметил:

- Встроенная система контроля версий(!). Не знаю, насколько она будет удобной, но есть надежда, что лучше простого копирования файлов. Не знаю, что будет с мерджами, диффами и прочими прелестями текстовых систем контроля версий. 

- В очередной раз прокачали 3D Canvas - быстрее, выше, сильнее, новые фильтры объектов.

- Редактор System Capture теперь поддерживает библиотеки .olb от Orcad(!). Не понял, поддерживает ли он их нативно (т.е. с .olb можно будет работать под линуксом), или через какой-то интерфейс к оркаду (тогда с .olb под линуксом ничего не выйдет).

Потенциально это повышает привлекательность System Capture и намекает на то,что особого развития оркаду ждать не приходится. Если со временем сделают прямое редактирование .dsn в System Capture, да такое, чтобы сохраненные .dsn работали в оркаде - будет вообще отлично.

 

Из фиксов тоже много чего. Вроде бы пофиксили размер окошка Copy to Layers... для шейпов :)

Блин, как меня бесит это мелкое нерастягиваемое окошечко. Неужели оно станет нормальным...

Share this post


Link to post
Share on other sites

Установил 17.4QIR1 (HF007).

Все стало темным в PCB Designer. Как вернуть старую серую тему всех окон?

Хочется все-таки  надписи меню были черным по-белому(серому) а не наоборот (белым по черному).

 

Спасибо.

Share this post


Link to post
Share on other sites
3 часа назад, En_Serg сказал:

Как вернуть старую серую тему всех окон

Найдите в настройках allegro_theme и поменяйте на светлую. Только иконки опять перерисовали.

Как бы вот вернуть иконки из 17.2?

 

Отлично, теперь есть переменная iconpath с описанием Search path for custom toolbar icon files. Как ею воспользоваться? В каком виде иконки совать? Как файлы называть?

 

ОООООО!!!!! Алилуя! А давно можно свои иконки ставить на тулбары??? View->Customize toolbar.

Ну понятно, осталось вытащить полный набор из 17.2.

Кто-нибудь этим морочился?

Share this post


Link to post
Share on other sites
В 01.06.2020 в 14:48, bsvc963 сказал:

Как воспользоваться " - Встроенная система контроля версий(!) " ?

В релиз нотах подробное описание на стр. 11-15. Сам пока не ставил и не пробовал.

Share this post


Link to post
Share on other sites
В 28.05.2020 в 09:17, Uree сказал:

Кстати интересный вопрос когда внедрили Design Sync, я его уже 11 лет знаю в составе, в 16.2 уже был.

Это не про тот Design Sync, что давно имелся в проджект менеджере (для DE HDL Flow).

Теперь появился Design Sync в OrCad Capture (в виде новых иконок и менюшки), до этого года его не было.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.