Jump to content

    

Как задать ограничение на использование инверсного выхода триггера при логическом синтезе

Добрый день.

 

Собственно вопрос в названии темы. Необходимо, чтобы синтезатор не использовал инверсный выход триггеров, использую DC.

Каким образом это можно реализовать? Надеялся на set_dont_use, но не прокатило.

Edited by Dantist2k17

Share this post


Link to post
Share on other sites

Здравствуйте

А какой тул? Или Вас интересует тулонезависимый подход?)

В генусе например можно использовать рутовый атрибут dont_use_qbar_seq_pins

А, вижу. DC

Edited by MickeyMouse

Share this post


Link to post
Share on other sites
set_attribute  your_lib/FD1/QN  max_fanout       0.0  -type float
set_attribute  your_lib/FD1/QN  max_capacitance  0.0  -type float

From SolvNet.

Share this post


Link to post
Share on other sites
16 hours ago, MickeyMouse said:

Здравствуйте

А какой тул? Или Вас интересует тулонезависимый подход?)

В генусе например можно использовать рутовый атрибут dont_use_qbar_seq_pins

А, вижу. DC

 

Genus тоже сгодится, спасибо.

15 hours ago, oratie said:

set_attribute  your_lib/FD1/QN  max_fanout       0.0  -type float

set_attribute  your_lib/FD1/QN  max_capacitance  0.0  -type float

From SolvNet.

Попробую, спасибо.

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this